Accellera推動VHDL改進工作

過去幾年來，在硬體描述語言的問題上，業界的關注焦點都著重在SystemVerilog上，VHDL則幾乎被人們所淡忘。不過，在Accellera標準組織的幫助下，VHDL正悄悄地向前發展。
Accellera主席Shrenik Mehta透露，雖然VHDL版權屬IEEE 1076委員會所有，但Accellera已獲准從事衍生開發工作，並將成果轉交給IEEE進行公開發佈。“IEEE委員會在VHDL上裹足不前，因此我們主動介入，並建立了一個專門委員會來研究如何進一步制訂和完善VHDL標準，”Mehta表示。
Accellera的VHDL技術委員會的工作分兩個階段進行。第一階段涉及將VHDL過程介面(VHPI)標準化。該介面非常類似於Verilog過程介面(VPI)，允許用戶導入用C/C++或SystemC等其它語言編寫的模型。第二階段是作一些更為細微的改進。
VHPI的標準化工作保持著相對的獨立性，因為VHDL用戶希望可以儘早使用這一功能，Mehta表示。截至今年6月初，這項工作仍在進行之中。不過，一項VHPI提案已經擺在了Accellera董事會面前，後者定在6月28日舉行的會議上針對接受或放棄VHPI進行投票表決。如果表決通過，下一步就是呈交IEEE進行標準化。
VHPI是一種基於C語言的VHDL過程介面，它允許設計師在具體實現前後對VHDL設計進行近乎完整的存取。它還允許透過調用、數值讀取和升級，以及訊號處理調度，實現與VHDL模擬器的交互作用。VHPI可以與VPI結合以實現混合語言設計存取。由於缺少相關標準，一些VHDL供應商紛紛推出了各自專有的過程介面。
第二階段的工作才一開始便列出了250項要求。在VHDL用戶的幫助下，該技術委員會對這些要求進行了優先等級劃分，並從中選取了約120條作為目標加以實現。而迄今為止，委員會為此共撰寫了約60條語言改進建議。
改進建議中包括：與屬性規格語言(PSL)的整合、知識產權(IP)保護加密、通用封裝、可合成的定點與浮點封裝、字符串格式化，以及多種有助於設計師提高效率的措施。
此外，委員會還在VHDL語言的邏輯運算符中增加單元簡化作業。邏輯算符正取得標準化向量/標量定義。VHDL還將增加層次化、超出範圍的參考機制，因而允許測試平台讀取和增強被測設計內的訊號。
Mehta認為，第二階段的VHDL草案可望在Accellera委員會於6月底舉辦的會議之前完成，在這種情況下，VHPI和第二階段的改進建議同時納入IEEE。
作者：葛立偉