作者：張國斌
2008年元月7日，Xilinx公司宣佈原Cadence公司執行副總裁兼驗證事業部總經理Moshe Gavrielov擔任公司新CEO，Xilinx原CEO Willem (Wim) P. Roelandts擔任公司董事局主席！
對於有24年歷史的Xilinx來說，有近30年半導體業界管理和軟件經驗的Moshe Gavrielov會這家公司帶來什麼新的變化？元月8日，上任第2天，Moshe Gavrielov在接受電子工程專輯網站主編採訪時透露了Xilinx的未來戰略。
Moshe Gavrielov：FPGA未來前景一片光明
「要成功開發FPGA產品，必須具備兩個要素，一個是有可用的高級硬件資源，一個是可用的IP，但是我認為更重要的是要有使用這些資源的界面軟件，我的專長正好可以彌補這個缺失。」 Moshe Gavrielov指出，「在我的職業生涯中，第1個十年是從事微處理器設計，第2個十年是從事邏輯ASIC設計，第3個十年是從事EDA軟件，所以，我的整個職業生涯加起來就是回答』FPGA今天要走向哪裡?』這個問題。」顯然，Moshe成為Xilinx CEO將加大對Xilinx生態系統的建設，未來，他的專長將有助於FPGA的應用普及。他表示豐富的可用IP是未來FPGA發展的關鍵，Xilinx將會重點開發具有簡單易用用戶界面的IP。
他強調：「Xilinx是非常成功的公司，我們要做的就是儘量利用目前已有的好的基礎，推動FPGA普及，推動客戶用FPGA實現片上系統級的設計。」他預測Xilinx的收入在未來將有大幅度增長，從10億美元級別增長到20億美元。
Moshe大膽預測：Xilinx公司將在他的任期內營收增長5倍，從20億美元級的公司躍升為100億美元營收規模的公司！他表示支持他這個預測的依據是以前，FPGA只是技術公司為了縮短面市時間提供原型設計的工具，但是現在，FPGA已經變成各種設備的標準配置器件，取代了不能編程的 ASIC。未來，FPGA會為客戶提供可編程的芯片級系統或芯片解決方案。
他指出隨著ASIC成本的激增以及受FPGA靈活性的刺激，目前採用intel、TI、NEC、ST等ASIC的設計未來會越來越少，而採用FPGA流程的設計會越來越多，這對FPGA而言是絕佳的發展機遇。Xilinx VP湯立人在近日接收採訪時也指出：「隨著FPGA功能日趨強大，它成為終極可編程平台已經為時不遠，如果那樣，電子設備可以輕易地實現升級和維護。一些大的電信設備廠商已經在嘗試了。」
不過，他表示Xilinx也會關注一些垂直應用市場，例如互聯網基礎設備，目前很多用戶都會通過網絡下載文件，視頻等，這需要消耗很大的帶寬和功耗，這需要很強的網絡處理器，幾年前，這個領域的處理主要是ASIC來完成，現在，FPGA已經成為這個領域的主角。當然，Xilinx將繼續加強對消費電子和嵌入式領域的滲透。
雖然有調研公司預測2008年對半導體公司而言是個不好過的「寒冬」但是Moshe指出FPGA在半導體產業發展潛力巨大，所以前景堪好，隨著半導體產業回暖，它會有更大的發展。
他表示：「中國市場在Xilinx業務中貢獻巨大，是Xilinx的首要目標，作為CEO，我將和中國系統公司建立緊密聯繫。」
2008年1月9日 星期三
LATTICE 90nm工藝LatticeECP2M系列FPGA器件量產
Lattice近日宣佈其LatticeECP2M系列FPGA器件研製成功並將量產，該系列FPGA密度為20K LUTS~95K LUTS，共有5個型號。
於2006年末開始著手研發，通過利用300mm晶圓開發先進的90nm CMOS工藝 ，LatticeECP2M 系列FPGA是業界首批低成本FPGA，可提供高速嵌入式SERDES I/O和一個預製物理編碼子層（PCS）塊。之前，速度超過3Gbps的高速嵌入式SERDES串行I/O僅用於價格相對較貴的高端FPGA中。在低成本 FPGA架構中集成這一功能將使得這一高性能接口技術在不斷湧現的、關注成本的市場中得到更廣泛的應用，如高容量通信、消費電子、汽車、視頻和工業設備市場。
LatticeECP2M系列FPGA 對低成本和高端FPGA的價格/性能進行平衡。LatticeECP2M器件還極大地提高了片上存儲容量以支持更高帶寬、基於SDREES的應用。 LatticeECP2M嵌入式塊RAM存儲容量從1.2 Mbit 提高到了5.3 Mbits，較同類低成本架構提高了400%。
LatticeECP2M FPGA具有包括375 MHz模塊級性能、18x18乘法器、嵌入式存儲器、預製533 Mbps DDR2存儲器接口支持、高輸出SPI4.2支持、位流譯碼和雙引導配置支持等特點。通過加入4~16個3.125 Gbps SERDES通道，LatticeECP2M FPGAs可滿足眾金多消費者對可用於PCI Express和基於以太網芯片-芯片和小尺寸低板應用的低成本SERDES功能的需要。
成本優化SERDES架構具有豐富的特性。集成在LatticeECP2M系列FPGA中的SERDES設計用於成本有效、功率有效（功耗低至100mW) 、基於模塊的架構(配置有1~4個模塊)具體模塊數取決於器件的大小。每個模塊有4 個SERDES通道（4個完整的TX和RX通道）並支持270 Mbps~3.125 Gbps的數據率。
芯片上佈有包括8b/10b編碼、一個以太網鏈路狀態機和數率匹配電路的柔性PCS層。SERDES/PCS組合設計用於目前最常見的基於數據包的協議，包括PCI Express、 Gigabit Ethernet、 Serial RapidIO和無線接口標準(OBSAI和CPRI)。
SERDE、高性能DSP 和低成本FPGA架構整合在一起對那些需要將串行協議與其無線基站、射頻網絡控制器、DSLAM和其它「最後一里集」合設備以實現三網合一業務技術（triple play）的邊緣安全和訪問系統（Edge and Access system）供貨商十分有吸引力。希望實現低成本信號處理的大容量存儲器、高速服務器、醫用拍片和工業設備系統設計者們也將從LatticeECP2M 系列FPGA獨一無二的特性中受益。
設計工具和IP支持
LatticeECP2M器件的設計支持已由帶Service Pack 1的最新版ispLEVER設計工具包Version 7.0的驗證。ispLEVER設計工具在一個軟件包支持所有Lattice數字器件，且得到了Mentor Graphics和Synplicity的仿真和合成支持。
用戶可根據自己的需要通過IPexpress design flow(設計流程)對一系列IP模塊進行設置。IPexpress-支持的功能包括PCI Express、SGMII、DDR1和DDR2存儲控制器及SPI4.2
於2006年末開始著手研發，通過利用300mm晶圓開發先進的90nm CMOS工藝 ，LatticeECP2M 系列FPGA是業界首批低成本FPGA，可提供高速嵌入式SERDES I/O和一個預製物理編碼子層（PCS）塊。之前，速度超過3Gbps的高速嵌入式SERDES串行I/O僅用於價格相對較貴的高端FPGA中。在低成本 FPGA架構中集成這一功能將使得這一高性能接口技術在不斷湧現的、關注成本的市場中得到更廣泛的應用，如高容量通信、消費電子、汽車、視頻和工業設備市場。
LatticeECP2M系列FPGA 對低成本和高端FPGA的價格/性能進行平衡。LatticeECP2M器件還極大地提高了片上存儲容量以支持更高帶寬、基於SDREES的應用。 LatticeECP2M嵌入式塊RAM存儲容量從1.2 Mbit 提高到了5.3 Mbits，較同類低成本架構提高了400%。
LatticeECP2M FPGA具有包括375 MHz模塊級性能、18x18乘法器、嵌入式存儲器、預製533 Mbps DDR2存儲器接口支持、高輸出SPI4.2支持、位流譯碼和雙引導配置支持等特點。通過加入4~16個3.125 Gbps SERDES通道，LatticeECP2M FPGAs可滿足眾金多消費者對可用於PCI Express和基於以太網芯片-芯片和小尺寸低板應用的低成本SERDES功能的需要。
成本優化SERDES架構具有豐富的特性。集成在LatticeECP2M系列FPGA中的SERDES設計用於成本有效、功率有效（功耗低至100mW) 、基於模塊的架構(配置有1~4個模塊)具體模塊數取決於器件的大小。每個模塊有4 個SERDES通道（4個完整的TX和RX通道）並支持270 Mbps~3.125 Gbps的數據率。
芯片上佈有包括8b/10b編碼、一個以太網鏈路狀態機和數率匹配電路的柔性PCS層。SERDES/PCS組合設計用於目前最常見的基於數據包的協議，包括PCI Express、 Gigabit Ethernet、 Serial RapidIO和無線接口標準(OBSAI和CPRI)。
SERDE、高性能DSP 和低成本FPGA架構整合在一起對那些需要將串行協議與其無線基站、射頻網絡控制器、DSLAM和其它「最後一里集」合設備以實現三網合一業務技術（triple play）的邊緣安全和訪問系統（Edge and Access system）供貨商十分有吸引力。希望實現低成本信號處理的大容量存儲器、高速服務器、醫用拍片和工業設備系統設計者們也將從LatticeECP2M 系列FPGA獨一無二的特性中受益。
設計工具和IP支持
LatticeECP2M器件的設計支持已由帶Service Pack 1的最新版ispLEVER設計工具包Version 7.0的驗證。ispLEVER設計工具在一個軟件包支持所有Lattice數字器件，且得到了Mentor Graphics和Synplicity的仿真和合成支持。
用戶可根據自己的需要通過IPexpress design flow(設計流程)對一系列IP模塊進行設置。IPexpress-支持的功能包括PCI Express、SGMII、DDR1和DDR2存儲控制器及SPI4.2
Stratix III FPGA性能達到了533-MHz DDR3介面標準
Altera公司宣佈，Stratix® III FPGA的DDR3記憶體介面速率超過1067 Mbps，記憶體性能比競爭FPGA解決方案高出33%。更寬的記憶體頻寬支援新的通訊、運算和視訊處理應用，以前很難實現這類應用或者需要增加記憶體模塊才能實現。Altera的Stratix III FPGA系列是業界唯一完全符合JESD79-3 JEDEC DDR3 SDRAM標準的FPGA，該標準包括為提高性能而制定的高性能讀寫均衡規範。
Altera高階產品資深行銷總監David Greenfield評論表示：「DDR3記憶體的性能、成本、容量以及功率消耗優勢結合Stratix III FPGA的高性能和低功率消耗特性，非常適合通訊、訊號處理以及高性能運算和影像處理等應用。Stratix III FPGA是唯一完全符合DDR3 SDRAM DIMM的FPGA，也是唯一速率超過533 MHz的FPGA。」
除了較高的記憶體介面速率以外，和競爭方案相比，Stratix III FPGA功率消耗低29%，性能高出25%，使得該元件成為低功率消耗、高性能應用的理想選擇。
為充分發揮DDR3記憶體的優勢，Altera的Stratix III系列提供讀寫均衡、DQ去偏移I/O延時、動態晶片內匹配等功能，並且使用可配置鎖相迴路（PLL）來補償電壓和溫度變化，是業界唯一具有這些特性的FPGA。此外，Altera的Quartus® II軟體版本7.2包括DDR3 PHY精靈和控制器矽智財（IP），可自動適應不同記憶體供應商的DIMM，大大簡化了高性能記憶體的介面設計。
供貨資訊
現在可以提供支援533 MHz DDR3記憶體頻寬的Altera® Stratix III FPGA。
Altera高階產品資深行銷總監David Greenfield評論表示：「DDR3記憶體的性能、成本、容量以及功率消耗優勢結合Stratix III FPGA的高性能和低功率消耗特性，非常適合通訊、訊號處理以及高性能運算和影像處理等應用。Stratix III FPGA是唯一完全符合DDR3 SDRAM DIMM的FPGA，也是唯一速率超過533 MHz的FPGA。」
除了較高的記憶體介面速率以外，和競爭方案相比，Stratix III FPGA功率消耗低29%，性能高出25%，使得該元件成為低功率消耗、高性能應用的理想選擇。
為充分發揮DDR3記憶體的優勢，Altera的Stratix III系列提供讀寫均衡、DQ去偏移I/O延時、動態晶片內匹配等功能，並且使用可配置鎖相迴路（PLL）來補償電壓和溫度變化，是業界唯一具有這些特性的FPGA。此外，Altera的Quartus® II軟體版本7.2包括DDR3 PHY精靈和控制器矽智財（IP），可自動適應不同記憶體供應商的DIMM，大大簡化了高性能記憶體的介面設計。
供貨資訊
現在可以提供支援533 MHz DDR3記憶體頻寬的Altera® Stratix III FPGA。
Altera unveils zero-power CPLDs for portable apps
Expanding its low-power portfolio of programmable logic solutions, Altera Corp. has announced the new, zero-power MAX IIZ CPLD designed specifically to address the power, package and price constraints of the portable applications market. Offering a resource advantage of up to six times the density and three times the I/Os compared to competing traditional macrocell-based CPLDs, MAX IIZ devices allow designers to meet changing functional requirements at the same or lower power while saving board space. Adding zero-power and ultra-small packages to the CPLD series in the industry, the MAX IIZ devices deliver the many benefits of CPLDs—including flexibility, faster time to market, and board-level integration—to handsets and other portable applications.
Razak Mohammed Ali, product marketing manager, Asia Pacific, Altera said, "In India, the MAX and MAX II product families have been successful in the telecommunications, industrial, factory automation, military and medical market segments. The newly announced MAXII Z product family will augment these market segments and also expand to newer markets, especially power-sensitive applications such as portable devices and consumer electronics goods."
"The introduction of MAX IIZ devices is an exciting extension of Altera's power-conscious product portfolio," said Luanne Schirrmeister, director of marketing, low-cost products at Altera. "From smart phones to portable media players, designers of today's portable applications need the ability to differentiate their products for market success, without increasing power or form factor. As a result, we optimised MAX IIZ devices to offer the best combination of zero power, small package and low cost."
Features and benefits of MAX IIZ CPLDs
MAX IIZ devices are available in densities of 240 and 570 logic elements (LEs). The devices are available in ultra-small MBGA packages with up to 160 I/Os. This increased logic density and greater I/O count allow greater integration of existing functions from other devices, substantially reducing board space and power consumption while lowering overall system costs.
MAX IIZ devices break through the power, space and cost limitations of traditional macrocell-based CPLDs by combining non-volatility and instant-on performance with an innovative look-up table (LUT) logic structure. The devices utilise a 0.18-micron process, 1.8V core voltage and 6-metal-layer flash to provide both high functionality and zero-power consumption in a single device. The advanced system features of MAX IIZ CPLDs such as user flash memory, an internal oscillator, cost optimisation, greater density, smaller packages and lower power consumption, far surpass those of all traditional macrocell-based CPLDs.
Altera Low-Power Portfolio
Altera offers a complete line of low-power solutions. With low-power performance in the Altera Stratix III and Cyclone III FPGAs, HardCopy structured ASICs and MAX IIZ CPLDs, Altera's devices are used in a wide range of power-conscious applications, such as high-performance computing, military radios, mobile phones and digital consumer products.
Software Support
MAX IIZ devices are supported by free Quartus II Web Edition software version 7.2, SP1. With this new version of the easy-to-use Quartus II software, Altera delivers the lowest development cost and fastest time to design completion to ensure a smooth and successful design flow. The Quartus II software also integrates seamlessly with all leading third-party synthesis and simulation tools. Customers can download the subscription edition and web edition of the Quartus II software at www.altera.com/download.
Pricing and Availability
Production-qualified MAX IIZ EPM240Z M68 devices will begin shipping in the first quarter of 2008 at Rs.49.35 ($1.25) in high volumes. All MAX IIZ devices will be shipping in production by the second quarter of 2008. Additionally, over 20 MAX IIZ design examples, enabling designers to quickly and cost effectively create and customise their designs, are available at www.altera.com/max2example. The MAX IIZ demo board will be available by the second quarter of 2008.
Razak Mohammed Ali, product marketing manager, Asia Pacific, Altera said, "In India, the MAX and MAX II product families have been successful in the telecommunications, industrial, factory automation, military and medical market segments. The newly announced MAXII Z product family will augment these market segments and also expand to newer markets, especially power-sensitive applications such as portable devices and consumer electronics goods."
"The introduction of MAX IIZ devices is an exciting extension of Altera's power-conscious product portfolio," said Luanne Schirrmeister, director of marketing, low-cost products at Altera. "From smart phones to portable media players, designers of today's portable applications need the ability to differentiate their products for market success, without increasing power or form factor. As a result, we optimised MAX IIZ devices to offer the best combination of zero power, small package and low cost."
Features and benefits of MAX IIZ CPLDs
MAX IIZ devices are available in densities of 240 and 570 logic elements (LEs). The devices are available in ultra-small MBGA packages with up to 160 I/Os. This increased logic density and greater I/O count allow greater integration of existing functions from other devices, substantially reducing board space and power consumption while lowering overall system costs.
MAX IIZ devices break through the power, space and cost limitations of traditional macrocell-based CPLDs by combining non-volatility and instant-on performance with an innovative look-up table (LUT) logic structure. The devices utilise a 0.18-micron process, 1.8V core voltage and 6-metal-layer flash to provide both high functionality and zero-power consumption in a single device. The advanced system features of MAX IIZ CPLDs such as user flash memory, an internal oscillator, cost optimisation, greater density, smaller packages and lower power consumption, far surpass those of all traditional macrocell-based CPLDs.
Altera Low-Power Portfolio
Altera offers a complete line of low-power solutions. With low-power performance in the Altera Stratix III and Cyclone III FPGAs, HardCopy structured ASICs and MAX IIZ CPLDs, Altera's devices are used in a wide range of power-conscious applications, such as high-performance computing, military radios, mobile phones and digital consumer products.
Software Support
MAX IIZ devices are supported by free Quartus II Web Edition software version 7.2, SP1. With this new version of the easy-to-use Quartus II software, Altera delivers the lowest development cost and fastest time to design completion to ensure a smooth and successful design flow. The Quartus II software also integrates seamlessly with all leading third-party synthesis and simulation tools. Customers can download the subscription edition and web edition of the Quartus II software at www.altera.com/download.
Pricing and Availability
Production-qualified MAX IIZ EPM240Z M68 devices will begin shipping in the first quarter of 2008 at Rs.49.35 ($1.25) in high volumes. All MAX IIZ devices will be shipping in production by the second quarter of 2008. Additionally, over 20 MAX IIZ design examples, enabling designers to quickly and cost effectively create and customise their designs, are available at www.altera.com/max2example. The MAX IIZ demo board will be available by the second quarter of 2008.
2008年1月8日 星期二
Actel FPGAs balance power, speed, cost
Posted : 09 Jan 2008
The folks at Actel have just introduced their ProASIC3L family of FPGAs for designers of high-performance, power-conscious systems.
Featuring 40 percent lower dynamic power and 90 percent lower static power than its previous-generation ProASIC3 FPGAs, the new flash-based family combines dramatically reduced power consumption with up to 350MHz operation. As a result, Actel says that designers in high-performance market segments—such as industrial, medical and scientific—now have access to flexible, feature-rich solutions that offer speed, low power and low cost.
Intelligent FPGAs
The ProASIC3L family also supports the free implementation of an FPGA-optimized 32bit ARM Cortex-M1 processor, allowing system designers to select the Actel flash-based FPGA solution that best meets their speed and power design requirements regardless of application or volume.
Dynamic power is critical in applications where clocks are constantly switching and providing input to an FPGA, such as high-speed data pipelines for portable video and medical appliances. Like the company's 5µW IGLOO FPGA family, the ProASIC3L devices support a 1.2V core voltage and Actel's innovative Flash*Freeze technology. Flash*Freeze enables designers to quickly switch the device from dynamic operation to static without switching off clocks or power supplies. Actel claims that in a typical high-speed design using comparable 1 million gate FPGAs, SRAM-based competitive solutions consume 60 percent higher dynamic power and 100x more static power than the ProASIC3L devices, which consume just 100mA of dynamic power and 1mW of static power.
Based on Actel's ProASIC3 architecture, the ProASIC3L family is comprised of four family members ranging from 250,000 to 3 million gates: the A3P250L, A3P600L, A3P1000L and A3PE3000L. Offered in both commercial and industrial temperature grades, the devices feature embedded SRAM memory, high I/O counts, phase-locked loops (PLLs) and nonvolatile memory.
Free of the license and royalty fees typically associated with industry-leading processor cores, Actel is initially offering the 32bit ARM Cortex-M1 processor for use in its 600,000-gate ProASIC3L device, the M1A3P600L. Operating at up to 70MHz and consuming 32 percent of available chip real estate, the highly configurable processor is said to provide a good balance between size and speed, while offering space for customization.
Tool support
The ProASIC3L family is supported by the Actel Libero IDE version 8.2. The Libero IDE includes sophisticated power-driven layout and analysis tools to further reduce dynamic power and provide users with a comprehensive understanding of power usage in all functional modes of a design. By using power-driven layout rather than timing-driven layout, system designers can reduce dynamic power by as much as 30 percent.
The Cortex-M1 processor is supported by both Actel and third-party tools—from compilers and debuggers to RTOS support. Actel supports the Cortex-M1 processor with the Actel Libero IDE as well as its CoreConsole and SoftConsole environments—all available for free download from Actel's Website.
Actel will offer ProASIC3L and M1-enabled ProASIC3L starter kits to enable designers to evaluate quickly the family and prototype their low-power design. Detailed current-monitoring capabilities allow users to directly measure the low-current consumption and validate the design's performance when using ProASIC3L or M1-enabled ProASIC3L devices.
The ProASIC3L family is sampling now. Pricing for the ProASIC3L family, including the M1-enabled devices, starts at $3.95 in volume. The M1A3P600L will also be available in Q1 08 with the three remaining M1-enabled family members slated for Q2 and Q3. Version 8.2 of the Actel Libero IDE will be available this month. The two ProASIC3L starter kits will be available in Q1.
- Clive Maxfield
Programmable Logic DesignLine
The folks at Actel have just introduced their ProASIC3L family of FPGAs for designers of high-performance, power-conscious systems.
Featuring 40 percent lower dynamic power and 90 percent lower static power than its previous-generation ProASIC3 FPGAs, the new flash-based family combines dramatically reduced power consumption with up to 350MHz operation. As a result, Actel says that designers in high-performance market segments—such as industrial, medical and scientific—now have access to flexible, feature-rich solutions that offer speed, low power and low cost.
Intelligent FPGAs
The ProASIC3L family also supports the free implementation of an FPGA-optimized 32bit ARM Cortex-M1 processor, allowing system designers to select the Actel flash-based FPGA solution that best meets their speed and power design requirements regardless of application or volume.
Dynamic power is critical in applications where clocks are constantly switching and providing input to an FPGA, such as high-speed data pipelines for portable video and medical appliances. Like the company's 5µW IGLOO FPGA family, the ProASIC3L devices support a 1.2V core voltage and Actel's innovative Flash*Freeze technology. Flash*Freeze enables designers to quickly switch the device from dynamic operation to static without switching off clocks or power supplies. Actel claims that in a typical high-speed design using comparable 1 million gate FPGAs, SRAM-based competitive solutions consume 60 percent higher dynamic power and 100x more static power than the ProASIC3L devices, which consume just 100mA of dynamic power and 1mW of static power.
Based on Actel's ProASIC3 architecture, the ProASIC3L family is comprised of four family members ranging from 250,000 to 3 million gates: the A3P250L, A3P600L, A3P1000L and A3PE3000L. Offered in both commercial and industrial temperature grades, the devices feature embedded SRAM memory, high I/O counts, phase-locked loops (PLLs) and nonvolatile memory.
Free of the license and royalty fees typically associated with industry-leading processor cores, Actel is initially offering the 32bit ARM Cortex-M1 processor for use in its 600,000-gate ProASIC3L device, the M1A3P600L. Operating at up to 70MHz and consuming 32 percent of available chip real estate, the highly configurable processor is said to provide a good balance between size and speed, while offering space for customization.
Tool support
The ProASIC3L family is supported by the Actel Libero IDE version 8.2. The Libero IDE includes sophisticated power-driven layout and analysis tools to further reduce dynamic power and provide users with a comprehensive understanding of power usage in all functional modes of a design. By using power-driven layout rather than timing-driven layout, system designers can reduce dynamic power by as much as 30 percent.
The Cortex-M1 processor is supported by both Actel and third-party tools—from compilers and debuggers to RTOS support. Actel supports the Cortex-M1 processor with the Actel Libero IDE as well as its CoreConsole and SoftConsole environments—all available for free download from Actel's Website.
Actel will offer ProASIC3L and M1-enabled ProASIC3L starter kits to enable designers to evaluate quickly the family and prototype their low-power design. Detailed current-monitoring capabilities allow users to directly measure the low-current consumption and validate the design's performance when using ProASIC3L or M1-enabled ProASIC3L devices.
The ProASIC3L family is sampling now. Pricing for the ProASIC3L family, including the M1-enabled devices, starts at $3.95 in volume. The M1A3P600L will also be available in Q1 08 with the three remaining M1-enabled family members slated for Q2 and Q3. Version 8.2 of the Actel Libero IDE will be available this month. The two ProASIC3L starter kits will be available in Q1.
- Clive Maxfield
Programmable Logic DesignLine
2008年1月5日 星期六
Actel發佈基於IGLOO的低功耗方案，適用於便攜式顯示屏應用
Actel公司宣佈繼續專注於新興的高增長便攜式應用市場，並推出專為液晶顯示(LCD)控制應用設計的靈活的低功耗方案。新推出的IGLOO視頻演示板、帶有LCD面板的LCD適配器板、IGLOO視頻演示工具 (IVDK) 以及顯示相關的參考設計，都充分利用了該公司領先業界的5μW Actel IGLOO FPGA 的優勢。Actel預期這三款產品將會吸引便攜及手持式消費電子、工業、醫療、汽車及軍用設備等對功耗敏感的產品設計人員，用於其中小型LCD顯示設備中。
隨著個人媒體播放器、MP3設備、PDA及數碼相機逐漸普及，便攜式市場掀起一股使用LCD的熱潮。根據市場研究機構iSuppli報告，中小型顯示屏(小於10英吋) 是市場增長最快速的部分。iSuppli預測2007年的中小型平板顯示屏付運總量為38億，2011年更將增至45億。
Actel高級副總裁Fares Mubarak稱：「在處理便攜式應用產品內的LCD顯示屏控制時，需要低功耗的可重編程解決方案來應對不斷演進的標準與技術，並同時提供所需的功耗、佔位面積和上市時間。與其它競爭產品相比，IGLOO的靜態功耗低至二百分之一，而電池壽命可以延長超過10倍，因此在功耗要求嚴苛的情況下極具優勢。」
在便攜式設備中，LCD的功耗可以佔產品功率預算的50%，故市場對高功效解決方案的需求不斷增加。IGLOO能夠在1μs之內輕鬆地進出Flash*Freeze模式 (其時功耗低至5μW)，並同時保存系統存儲器和數據寄存器中的內容。因此，以 Flash 為基礎的IGLOO FPGA能讓 LCD 顯示屏和控制器在節能模式下工作，而LCD數據操作和背光功能則被屏蔽，這意味著可大幅節省LCD應用的電池能量。
Actel 的低功耗IGLOO器件能夠取代ASSP顯示控制器，但又與其不同，IGLOO可以快速重編程，以適應並支持各種LCD顯示屏及不斷發展的顯示技術，故此在需要時很容易實現平板顯示屏之間的移植。此外，這些功能豐富的FPGA還能夠把膠合邏輯 (glue logic) 與更複雜的LCD控制技術整合到單芯片中，從而減小板卡面積。
演示平台加快各種LCD的設計
Actel的合作夥伴Attodyne是專門提供視頻和LCD設計服務的公司，他們利用了Actel IGLOO AGL600開發出能夠處理LCD顯示屏視頻信號的IGLOO視頻演示板。IGLOO視頻演示板的視頻輸入可來自多個信號源，比如CMOS 相機頭板或 DVI-D輸入。該演示板能夠通過50-pin的板上連接器驅動LCD顯示屏，或經由LVDS接口通過兩個RJ45連接器驅動與PSWG (平板標準化工作組標準) 兼容的單/雙通道標準平板顯示屏。
在最初的階段，有三款LCD適配器板可用來演示先進的LCD控制功能，比如圖像縮小、α混合、顏色轉換和去隔行 (de-interlacing)。這些適配器板包括7英吋、4.3英吋或2.7英吋的 LCD顯示屏，其分辨率從480x800 到四分之一視頻圖形陣列 (QVGA)，此外還包括匹配LCD的連接器、驅動器和逆變器，以及與IGLOO視頻演示板連接的多個接口。
IGLOO視頻演示工具把視頻演示板和LCD適配器板、軟件及演示、電源和DVI-D電纜整合在一起，讓用戶能藉此迅速構建其LCD控制器應用。
Attodyne 總裁Ray Page 指出：「Actel的IGLOO系列將前所未有的低功耗解決方案引入便攜式LCD控制應用領域。我們與Actel的合作帶來了精密靈活的解決方案，協助設計人員縮短設計時間達數月之多，並輕易滿足最嚴苛的功率預算要求。」
為了完善其LCD顯示屏產品系列，Actel一直與合作夥伴開發範圍寬泛的參考設計，包括視頻時序生成、顏色轉換、單通道LVDS發射器、屏上顯示、雙圖像/視頻源的α混合、幀捕獲器、幀緩存器、幀速率轉換，以及顏色管理功能。
價格及供貨
IGLOO視頻演示工具、IGLOO視頻演示板、LCD適配器板和各種顯示屏相關參考設計模塊由Actel之合作夥伴Attodyne供貨。要瞭解價格信息，請與Attodyne聯繫 (www.attodyne.com)。
隨著個人媒體播放器、MP3設備、PDA及數碼相機逐漸普及，便攜式市場掀起一股使用LCD的熱潮。根據市場研究機構iSuppli報告，中小型顯示屏(小於10英吋) 是市場增長最快速的部分。iSuppli預測2007年的中小型平板顯示屏付運總量為38億，2011年更將增至45億。
Actel高級副總裁Fares Mubarak稱：「在處理便攜式應用產品內的LCD顯示屏控制時，需要低功耗的可重編程解決方案來應對不斷演進的標準與技術，並同時提供所需的功耗、佔位面積和上市時間。與其它競爭產品相比，IGLOO的靜態功耗低至二百分之一，而電池壽命可以延長超過10倍，因此在功耗要求嚴苛的情況下極具優勢。」
在便攜式設備中，LCD的功耗可以佔產品功率預算的50%，故市場對高功效解決方案的需求不斷增加。IGLOO能夠在1μs之內輕鬆地進出Flash*Freeze模式 (其時功耗低至5μW)，並同時保存系統存儲器和數據寄存器中的內容。因此，以 Flash 為基礎的IGLOO FPGA能讓 LCD 顯示屏和控制器在節能模式下工作，而LCD數據操作和背光功能則被屏蔽，這意味著可大幅節省LCD應用的電池能量。
Actel 的低功耗IGLOO器件能夠取代ASSP顯示控制器，但又與其不同，IGLOO可以快速重編程，以適應並支持各種LCD顯示屏及不斷發展的顯示技術，故此在需要時很容易實現平板顯示屏之間的移植。此外，這些功能豐富的FPGA還能夠把膠合邏輯 (glue logic) 與更複雜的LCD控制技術整合到單芯片中，從而減小板卡面積。
演示平台加快各種LCD的設計
Actel的合作夥伴Attodyne是專門提供視頻和LCD設計服務的公司，他們利用了Actel IGLOO AGL600開發出能夠處理LCD顯示屏視頻信號的IGLOO視頻演示板。IGLOO視頻演示板的視頻輸入可來自多個信號源，比如CMOS 相機頭板或 DVI-D輸入。該演示板能夠通過50-pin的板上連接器驅動LCD顯示屏，或經由LVDS接口通過兩個RJ45連接器驅動與PSWG (平板標準化工作組標準) 兼容的單/雙通道標準平板顯示屏。
在最初的階段，有三款LCD適配器板可用來演示先進的LCD控制功能，比如圖像縮小、α混合、顏色轉換和去隔行 (de-interlacing)。這些適配器板包括7英吋、4.3英吋或2.7英吋的 LCD顯示屏，其分辨率從480x800 到四分之一視頻圖形陣列 (QVGA)，此外還包括匹配LCD的連接器、驅動器和逆變器，以及與IGLOO視頻演示板連接的多個接口。
IGLOO視頻演示工具把視頻演示板和LCD適配器板、軟件及演示、電源和DVI-D電纜整合在一起，讓用戶能藉此迅速構建其LCD控制器應用。
Attodyne 總裁Ray Page 指出：「Actel的IGLOO系列將前所未有的低功耗解決方案引入便攜式LCD控制應用領域。我們與Actel的合作帶來了精密靈活的解決方案，協助設計人員縮短設計時間達數月之多，並輕易滿足最嚴苛的功率預算要求。」
為了完善其LCD顯示屏產品系列，Actel一直與合作夥伴開發範圍寬泛的參考設計，包括視頻時序生成、顏色轉換、單通道LVDS發射器、屏上顯示、雙圖像/視頻源的α混合、幀捕獲器、幀緩存器、幀速率轉換，以及顏色管理功能。
價格及供貨
IGLOO視頻演示工具、IGLOO視頻演示板、LCD適配器板和各種顯示屏相關參考設計模塊由Actel之合作夥伴Attodyne供貨。要瞭解價格信息，請與Attodyne聯繫 (www.attodyne.com)。
2008年1月1日 星期二
Actel新版Libero整合設計環境支援低功耗FPGA設計
Actel推出新版本Libero整合設計環境(IDE)，新功能包括功率驅動佈局，使設計人員得以進一步最佳化設計，並可減少典型設計動態功耗達30%。透過在Libero的SmartPower工具中內建的功耗分析功能，這個強化的分析環境將可讓用戶在設計所有功能模式下了解其功率應用。此外，可攜式產品設計人員更可透過其電池壽命評估功能，以FPGA設計功耗曲線為基礎，運算出電池壽命，而這是首次在FPGA設計工具中實現的功能。
新版本Libero IDE支援Actel所有的低功耗系列產品，包括超低功耗IGLOO FPGA和混合訊號Actel Fusion可程式系統級晶片(PSC)。全新Libero IDE的一個新選項是積極發揮SmartPower中用於功率驅動佈局的設計分析數據，使設計人員能夠透過減少網路的容性負裁，快速實現動態功耗的節省。 IGLOO元件的功耗能平均降低13%，而一些設計更能降低功耗達30%。
在Libero IDE v8.1中，SmartPower功能為設計人員提供了製作功率曲線的能力，有助於估算所需的電源和電池要求。功率曲線由用戶定義，是FPGA在定製或功能模式組合下的時間百分比，例如活動、待機或Flash*Freeze模式。為了提供可攜或手持設計電池壽命評估，用戶可輸入所需的電池電流容量及 FPGA的功率曲線，SmartPower便會顯示出預計的電池壽命，以及以目標FPGA為基礎的真正功率曲線的實際準確功耗報告。
Libero IDE v8.1還增強了SmartPower的功能，能夠分析整個FPGA及元件或設計特定部份的功耗，如時域、開關週期，以及假性轉換(spurious transition)，而這些因素會個別增加元件的整體功耗。例如一個精確週期的功率分析選項，可讓設計人員查看每個時脈週期的峰值功耗，以及整個類比過程的平均功耗。
SmartPower工具的開關分析選項能夠確定引起功耗增加的危險性，或假性轉換狀況，讓用戶找出這些問題並加以修正，因而降低功耗。在典型的設計中，危險狀況佔據了約20%的功耗。在某些電路中，如組合加法器邏輯，假性轉換引起的功耗有可能高達整體功耗的70%。
新版本Libero IDE支援Actel所有的低功耗系列產品，包括超低功耗IGLOO FPGA和混合訊號Actel Fusion可程式系統級晶片(PSC)。全新Libero IDE的一個新選項是積極發揮SmartPower中用於功率驅動佈局的設計分析數據，使設計人員能夠透過減少網路的容性負裁，快速實現動態功耗的節省。 IGLOO元件的功耗能平均降低13%，而一些設計更能降低功耗達30%。
在Libero IDE v8.1中，SmartPower功能為設計人員提供了製作功率曲線的能力，有助於估算所需的電源和電池要求。功率曲線由用戶定義，是FPGA在定製或功能模式組合下的時間百分比，例如活動、待機或Flash*Freeze模式。為了提供可攜或手持設計電池壽命評估，用戶可輸入所需的電池電流容量及 FPGA的功率曲線，SmartPower便會顯示出預計的電池壽命，以及以目標FPGA為基礎的真正功率曲線的實際準確功耗報告。
Libero IDE v8.1還增強了SmartPower的功能，能夠分析整個FPGA及元件或設計特定部份的功耗，如時域、開關週期，以及假性轉換(spurious transition)，而這些因素會個別增加元件的整體功耗。例如一個精確週期的功率分析選項，可讓設計人員查看每個時脈週期的峰值功耗，以及整個類比過程的平均功耗。
SmartPower工具的開關分析選項能夠確定引起功耗增加的危險性，或假性轉換狀況，讓用戶找出這些問題並加以修正，因而降低功耗。在典型的設計中，危險狀況佔據了約20%的功耗。在某些電路中，如組合加法器邏輯，假性轉換引起的功耗有可能高達整體功耗的70%。
訂閱：
文章 (Atom)