Actel新版Libero整合設計環境支援低功耗FPGA設計

Actel推出新版本Libero整合設計環境(IDE)，新功能包括功率驅動佈局，使設計人員得以進一步最佳化設計，並可減少典型設計動態功耗達30%。透過在Libero的SmartPower工具中內建的功耗分析功能，這個強化的分析環境將可讓用戶在設計所有功能模式下了解其功率應用。此外，可攜式產品設計人員更可透過其電池壽命評估功能，以FPGA設計功耗曲線為基礎，運算出電池壽命，而這是首次在FPGA設計工具中實現的功能。

新版本Libero IDE支援Actel所有的低功耗系列產品，包括超低功耗IGLOO FPGA和混合訊號Actel Fusion可程式系統級晶片(PSC)。全新Libero IDE的一個新選項是積極發揮SmartPower中用於功率驅動佈局的設計分析數據，使設計人員能夠透過減少網路的容性負裁，快速實現動態功耗的節省。 IGLOO元件的功耗能平均降低13%，而一些設計更能降低功耗達30%。

在Libero IDE v8.1中，SmartPower功能為設計人員提供了製作功率曲線的能力，有助於估算所需的電源和電池要求。功率曲線由用戶定義，是FPGA在定製或功能模式組合下的時間百分比，例如活動、待機或Flash*Freeze模式。為了提供可攜或手持設計電池壽命評估，用戶可輸入所需的電池電流容量及 FPGA的功率曲線，SmartPower便會顯示出預計的電池壽命，以及以目標FPGA為基礎的真正功率曲線的實際準確功耗報告。

Libero IDE v8.1還增強了SmartPower的功能，能夠分析整個FPGA及元件或設計特定部份的功耗，如時域、開關週期，以及假性轉換(spurious transition)，而這些因素會個別增加元件的整體功耗。例如一個精確週期的功率分析選項，可讓設計人員查看每個時脈週期的峰值功耗，以及整個類比過程的平均功耗。

SmartPower工具的開關分析選項能夠確定引起功耗增加的危險性，或假性轉換狀況，讓用戶找出這些問題並加以修正，因而降低功耗。在典型的設計中，危險狀況佔據了約20%的功耗。在某些電路中，如組合加法器邏輯，假性轉換引起的功耗有可能高達整體功耗的70%。