Xilinx與EDA領導廠商合作解決超高容量FPGA設計驗證的問題

Xilinx宣佈，將與業界領導的電子設計自動化供應商合作，來解決超高容量FPGA設計驗證問題所帶來的挑戰。該公司的工程師將與Cadence Design Systems、Mentor Graphics和Synopsys公司的工程師合作，以定義和實現新的驗證流（verification flow），從而把今日65nm FPGA及興起中之FPGA架構的超高密度設計之生產力和品質達到最大化。

此一合作計畫，將把焦點放在可以讓工程師達成積極設計目標環境中的覆蓋率擴充、改善模擬執行時間及縮短驗證時間等項目。這些工具及方法的主要發表時間預定在2008年的上半年。