LATTICE 90nm工藝LatticeECP2M系列FPGA器件量產

Lattice近日宣佈其LatticeECP2M系列FPGA器件研製成功並將量產，該系列FPGA密度為20K LUTS~95K LUTS，共有5個型號。
於2006年末開始著手研發，通過利用300mm晶圓開發先進的90nm CMOS工藝 ，LatticeECP2M 系列FPGA是業界首批低成本FPGA，可提供高速嵌入式SERDES I/O和一個預製物理編碼子層（PCS）塊。之前，速度超過3Gbps的高速嵌入式SERDES串行I/O僅用於價格相對較貴的高端FPGA中。在低成本 FPGA架構中集成這一功能將使得這一高性能接口技術在不斷湧現的、關注成本的市場中得到更廣泛的應用，如高容量通信、消費電子、汽車、視頻和工業設備市場。
LatticeECP2M系列FPGA 對低成本和高端FPGA的價格/性能進行平衡。LatticeECP2M器件還極大地提高了片上存儲容量以支持更高帶寬、基於SDREES的應用。 LatticeECP2M嵌入式塊RAM存儲容量從1.2 Mbit 提高到了5.3 Mbits，較同類低成本架構提高了400%。
LatticeECP2M FPGA具有包括375 MHz模塊級性能、18x18乘法器、嵌入式存儲器、預製533 Mbps DDR2存儲器接口支持、高輸出SPI4.2支持、位流譯碼和雙引導配置支持等特點。通過加入4~16個3.125 Gbps SERDES通道，LatticeECP2M FPGAs可滿足眾金多消費者對可用於PCI Express和基於以太網芯片-芯片和小尺寸低板應用的低成本SERDES功能的需要。
成本優化SERDES架構具有豐富的特性。集成在LatticeECP2M系列FPGA中的SERDES設計用於成本有效、功率有效（功耗低至100mW) 、基於模塊的架構(配置有1~4個模塊)具體模塊數取決於器件的大小。每個模塊有4 個SERDES通道（4個完整的TX和RX通道）並支持270 Mbps~3.125 Gbps的數據率。
芯片上佈有包括8b/10b編碼、一個以太網鏈路狀態機和數率匹配電路的柔性PCS層。SERDES/PCS組合設計用於目前最常見的基於數據包的協議，包括PCI Express、 Gigabit Ethernet、 Serial RapidIO和無線接口標準(OBSAI和CPRI)。
SERDE、高性能DSP 和低成本FPGA架構整合在一起對那些需要將串行協議與其無線基站、射頻網絡控制器、DSLAM和其它「最後一里集」合設備以實現三網合一業務技術（triple play）的邊緣安全和訪問系統（Edge and Access system）供貨商十分有吸引力。希望實現低成本信號處理的大容量存儲器、高速服務器、醫用拍片和工業設備系統設計者們也將從LatticeECP2M 系列FPGA獨一無二的特性中受益。
設計工具和IP支持
LatticeECP2M器件的設計支持已由帶Service Pack 1的最新版ispLEVER設計工具包Version 7.0的驗證。ispLEVER設計工具在一個軟件包支持所有Lattice數字器件，且得到了Mentor Graphics和Synplicity的仿真和合成支持。
用戶可根據自己的需要通過IPexpress design flow(設計流程)對一系列IP模塊進行設置。IPexpress-支持的功能包括PCI Express、SGMII、DDR1和DDR2存儲控制器及SPI4.2