Altera FPGA助力三洋拓展高端市場，後視倒車攝像系統將具有高級圖像增強功能

Altera公司宣佈，三洋電子有限公司在其CCA-BC200汽車後視倒車攝像系統中採用了Cyclone II FPGA和Nios II嵌入式處理器。Cyclone II FPGA的Nios II嵌入式處理器為三洋公司提供了高性能圖像處理解決方案，降低了廣角和偏角失真。和數字信號處理器(DSP)方案相比，單芯片FPGA是更緊湊、更可靠的解決方案，而前者通常需要兩個以上的器件。

CCA-BC200是業界的首款配件市場後視倒車攝像系統。該系統可以連接至所有汽車的視頻監視系統，對圖像進行數字校正，實現更清晰自然的圖像。三洋公司在消費類電子產品展(CES)上展示了這一後視倒車攝像系統。

三洋電子有限公司汽車高級技術中心經理Hitoshi Hongo評論說：「Cyclone II FPGA和Nios II嵌入式處理器提供的高級功能非常有價值，和其他方案相比，我們能更高效地實現高級信號處理功能。採用Altera的Quartus II軟件，我們不但提高了集成度，而且還獲得了明顯的產品及時面市優勢，這一軟件能夠幫助我們迅速實現各種複雜設計。綜合考慮這些因素，Altera的解決方案在實現我們業界首款商用汽車攝像系統中扮演了重要角色，這一系統的很多功能以前只能在豪華汽車中才能見到。」

Altera的Cyclone II FPGA結合其Nios II嵌入式處理器，實現了高性能圖像處理功能，例如縮放和編碼以及控制功能，性能超出了很多消費類汽車應用中的DSP處理器和微控制器組合。三洋公司採用了Altera解決方案來實現圖像轉換、濾波、平滑和混合等高級算法，為CCA-BC200提供實時「魚眼」校正功能，防止了「梯形失真」。這些功能實現了清晰、正確的圖像，幫助駕駛員安全地進行倒車，清楚地看到道路上有什麼。

Altera汽車業務部資深營銷經理Dave Elliott說：「三洋的CCA-BC200採用了幾項Altera支撐技術，使駕駛員在倒車時不會受到傷害。從圖像增強到中心偏離圖像調整技術，Altera Cyclone II FPGA和Nios II嵌入式處理器組合可支持前沿的創新應用，例如CCA-BC200等非常有價值的高性能靈活解決方案。」

點擊下載超清晰版「Clarion歌樂PU-9358A車載收音機原理圖」

Tensilica與eASIC建立合作關係，共同提供支持結構化ASIC的免費鑽石系列處理器IP

Tensilica公司聯合eASIC公司日前宣佈建立合作夥伴關係，以消除SOC開發過程中面臨的成本壁壘。

且無最低訂貨量限制的ASIC客戶免費使用Tensilica公司愈見流行的鑽石標準系列Microcontroller/CPU/DSP IP核。eASIC公司的客戶目前可通過該公司的eZ-IP聯盟組織獲得鑽石系列標準處理器內核IP。

本項史無前例的合作將極大幫助嵌入式設計工程師對於基於結構化ASIC的應用使用多款高性能低功耗的鑽石系列處理器IP核進行SOC產品的開發。設計工程師可以以比基於FPGA系統成本更低地開發出定製化、高度差異的ASIC產品。

Tensilica公司鑽石系列處理器目前涵蓋7款從非常小的低功耗32位微控制器到業界最高性能的數字信號處理器IP核，以及已被大量手機採用的多標準音頻處理器。鑽石標準系列包括：

106Micro – 業界最小的無cache的32位RISC微控制器IP核

108Mini – 一款小型的內嵌有DSP能力/無cache的32位RISC控制器IP核

212GP – 一款靈活的中檔32位RISC控制器IP核

232L – 一款中檔帶Linux操作系統（OS）MMU的32位CPU

570T – 一款高端32位CPU IP核

545CK – 一款高性能DSP IP核

330HiFi – 一款支持流行的音頻和語音編解碼器的低功耗、24位音頻DSP處理器IP核

鑽石系列標準處理器IP核涵蓋了嵌入式領域廣泛的應用範圍，這些處理器由一套統一的軟件開發工具支持，並已在業界形成了廣泛的合作夥伴體系。

eASIC公司市場高級總監Jasbinder Bhoot表示，「在零掩模費結構化ASIC上免費使用Tensilica處理器，對於希望在任意生產量級開發低功耗的嵌入式處理系統的客戶們而言，是降低前期成本的革命性突破！本項合作開啟了基於開發SOC系統的新紀元。客戶將可在一顆高性能和能夠量產的ASIC中採用無前期成本和無最小訂單數量限制的多款優秀的嵌入式處理器IP。」

Tensilica公司戰略聯盟總監Chris Jones表示，「Tensilica的部分客戶已經被eASIC公司適合快速原型和高量產的Nextreme結構化ASIC所吸引。eASIC公司的結構化ASIC技術為客戶提供了一種比FPGA更低功耗、更高集成度和更高性能的解決方案，同時比傳統的ASIC成本更低，面市時間更短。」

Lattice推出支援高速QDR II/II+儲存裝置之IP核心

Lattice推出支援Quad Data Rate (QDR)II/II+儲存裝置、基於FPGA的IP核心。新型LatticeSC和LatticeSCM系列FPGA(還有LatticeSC/M系列FPGA)，現可支援高達750Mbps的QDR II/II+數據率。此款高速QDR II和QDR II+儲存控制器IP採用了Lattice可實現成本最佳化(MACO)架構ASIC製程的低功率光罩陣列。

Quad Data Rate II+儲存裝置是QDR SRAM系列記憶體最新成員，其數據率可達250MHz以上。Quad Data Rate II+系列SRAM是用於高頻寬、低延遲應用的理想選擇。其讀、寫埠獨立工作，設計人員可使用其最大頻寬且無須擔心其它儲存元件常見的匯流排衝突問題。 QDR II+儲存元件的高頻寬和低延遲特性使得其在高寬頻應用中成為查找表、鏈接清單和控制器緩衝記憶體的常用記憶體。在下一代交換和路由器平台也得到了廣泛應用。

LatticeSCM FPGA元件中採用了Lattice獨有的MACO嵌入式結構化ASIC塊，並且具有由Lattice開發，以縮短終短系統上市時間的預制、標準相容IP功能。與常用於FPGA的軟體IP不同，MACO IP功能被嵌入在元件中，使用時不用支付IP版稅。這些改進型儲存控制器可提供支援下一代QDR II和QDR II+元件，以及DDR I/II和RLDRAM I/II儲存裝置的速度最快的可程式儲存介面。

Lattice的7.0版ispLEVER軟體設計工具套件支援LatticeSCM元件的完整HDL設計和驗證流，以及Lattice的其它技術領先的可程式元件。

借MIPS之力，Microchip期待在32位市場厚積薄發

不久前，微芯科技(Microchip Technology)公司宣佈推出其首款32位MCU產品，從而成為包括瑞薩科技、NEC、飛思卡爾、NXP等32位MCU玩家陣營中的新成員，也使得原本激烈的32位MCU競爭又憑添了幾分「熱度」。

延續之前的兼容路線，此次Microchip推出的PIC32系列提供良好的8位和16位MCU兼容性和輕鬆的升級路線。這裡特別值得注意的是，與上述這些自有32位MCU供應商或選擇ARM內核的廠商不同，此次Microchip推出的PIC32系列，選擇了MIPS內核。

為什麼選擇MIPS 內核？

在Microchip執行副總裁Ganesh Moorthy看來，32位市場應用非常複雜，因此最新32位MCU產品必須不僅需要和之前的PIC單片機兼容，還要擁有更高的性能、更大的存儲空間和豐富的工具、操作系統及軟件選擇，當然還要便於移植和易於使用、購買。「事實上，對於大多數客戶而言，選擇什麼樣的內核並不是最重要的。」Moorthy表示，「他們所關注的是在內核周圍可以集成多少外設？兼容性如何？」

MIPS MK4是MIPS公司的一個新內核，Microchip參與了該內核的開發，確保它適合於MCU市場。而MK4的優勢在與它具有可擴展性指令設定。這樣， Microchip就可以在針對某些特定應用時自由添加指令，從而達到優化的目的。同時它還擁有改進的指令流追蹤、更多的寄存器窗口和待機能力。

毫無疑問，Microchip之所以選擇MIPS內核，是希望為其自身及客戶進入圍繞MIPS內核所構建的龐大生態系統打開一扇大門。而走差異化路線，也使其能夠更為便捷地進入市場。同時，由於MIPS此前收購了模擬IP廠商Chipidea，Microchip也希望通過此次合作來拓展其模擬IP的潛在市場應用領域。

針對兩公司的合作，市場調研公司In-Stat首席分析師Max Baron表示：「Microchip優秀的架構師將會把MIPS架構的卓越性能在32位MCU中發揮到極致。一方面，Microchip擁有了MIPS 的卓越架構，而MIPS同時也得以分享Microchip這一領先MCU供應商的成就。對兩家公司而言，這是一大雙贏的合作。」

但不可忽視的是，在過去的幾年裡，ARM已經在32位內核領域擁有了為數眾多的授權使用者。我們沒有理由不相信，在不久的將來，MIPS與Microchip的聯手合作將動搖基於標準內核MCU市場的天平，未來的32位MCU市場競爭也會愈演愈烈。

全新PIC32系列，劍指未來32位MCU市場

目前，32位機在POS機，家用電表，工業控制等領域得到了廣泛應用。那麼對於Microchip而言，未來的市場機遇在哪裡？ Moorthy表示，Microchip重點關注的將會是以下三個方面：一是自身產品對於客戶而言應該易於試用、評估和使用；二是開發工具要具有成本效益，必須是客戶能夠負擔得起的；三是通過不斷開拓和加強與第三方的合作，使客戶有更多的軟件和開發工具便於選擇。

根據Microchip提供的資料，先期推出的PIC32系列產品包括7款新型通用器件，能夠在最高72 MHz頻率下運行，提供強大的代碼及數據存儲能力，具有最大512 KB的閃存和32 KB的RAM。同時還支持最多63個中斷向量。此外，該系列還包含一應俱全的集成外設，可大大降低整體設計的複雜性及成本。其中包括多種通信外設、一個支持外接存儲器及顯示裝置的16位並行主控端口，以及一個單電源片上穩壓器。

Moorthy表示，通過引入全新PIC32系列，Microchip將可以為客戶提供在不同產品系列之間無縫的移植路徑。設計人員可通過Microchip提供的業內兼容性最強的開發環境，使用8位、16位及32位MCU進行開發。目前，Microchip是唯一可提供單一開發環境的支持8位、16位及32位產品線的MCU廠商。而PIC32系列在性能和存儲上均得到了顯著提升，其引腳、外設和軟件保持了與Microchip 16位MCU/數字信號控制器系列的兼容性。

Microchip還增強了PIC32的調試性能和片上指令跟蹤能力。和傳統的MIPS架構相比，它擁有更少的引腳，並可擁有8個硬件斷點，包括6個指令斷點和2個數據斷點，支持邏輯與/邏輯或/順序組合。

新系列器件還得到Microchip免費MPLAB集成開發環境的全面支持，能夠省去客戶在開發工具方面的重複投資。此外，新的 Microchip產品還將從已構建的生態系統環境中受益。目前，該產品已得到11家提供集成開發環境、編譯器、調試器、操作系統及軟件的廠商的支持。

為了使更多客戶瞭解產品，Microchip還準備了一套售價為49.9美元，專為開發人員初用PIC32系列時所需一切資源的PIC32入門工具包。

培養未來人才 瑞薩捐贈台大機械所MCU開發套件

瑞薩科技(Renesas)日前將30套來自日本原廠的M16C/29 RSK微控制器(MCU)開發套件，捐贈給台大工學院機械研究所，做為教學研究之用。對於剛開始接觸這類型微控制器的使用者或負責開發設計的工程師們來說，該套工具除具備容易操作與功能強的特性，其所提供的平台亦可供User進行編碼、除錯的實作模擬，以及用來測試及評估設備本身及其週邊效能。

瑞薩是著眼於台大機械所的優秀師資，以及該所學生們過去在MCU、DSP等各項相關競賽中的卓越表現，而主動提出了此次捐贈。台灣瑞薩董事長森本哲哉(Tetsuya Morimoto)在捐贈儀式致詞時表示，該公司期望藉由此次的捐贈與互動，以及台大同學們的創意及研發能力，為市場帶來更多元的應用，而同時瑞薩也無異於多了一個值得投資及期待的菁英人才庫。

至於在台大方面，值得期待的除了這套工具本身的功能之外，不僅教授們得以擴展其應用教學領域，學生們更可跳脫書面教材，實際接觸到先進的微控制器技術，助益未來的職場生涯。

晶心科技發表32位元微處理器核心及工具軟體

原創性32位元CPU核心智財與系統晶片設計平台(Processor-based SoC Platforms)開發商晶心科技(Andes)，推出建構於一個全新指令集架構(ISA)的32位元微處理器軟核及硬核(Softcore、Hardcore) IP Andes Core，及配合SoC設計潮流的ESL (Electronic System Level)開發工具軟體AndeSight及AndESLive。

晶心表示，SoC設計業者與軟體開發業者，能藉此快速自我生成指令精確(Instruction Accurate)虛擬原型，這些虛擬原型可升級、可重覆使用。此外，晶心Andes Core的記憶體存取架構，更以多種特殊指令及記憶體介面，改善系統軟硬體之間相互運作的諧調關係。

晶心產品系列中Andes Core N12系列的N1213軟核擁有32組廣用暫存器(GPR)，以8級管線(pipeline)及動態分支預測(dynamic branch prediction)為主軸，配合低功耗快取結構及虛擬定址的近鄰記憶體(Local Memory)架構，解決在使用傳統嵌入式微處理器時記憶體存取延遲及頻寬不足的問題。

而具MMU及快取記憶體的CPU硬核，已經使用UMC 0.13um製程驗證成功，並整合多種週邊IP，此CPU硬核之運作時脈最差情形可以達到500MHz，Linux 2.4/2.6亦移植成功，所提供的AHB介面，能方便客戶整合其他IP進行測試及發展。晶心科技預計在2008年第二季完成以TSMC 90奈米製程設計硬核的Silicon驗證。

晶心Andes Core N12系列的AndeScore N1213針對現有及可預期未來的大多數軟硬體應用特性，組合16bit/32bit指令集，在提供功能之餘，縮小程式集所需的記憶體空間，進而達到降低成本的效益。再則Andes Core的Memory快速存讀功能，更進一步以有限的硬體成本，將整體系統總效能(Total System Efficiency)提升至另一最佳化層次。

本著高度可組態及總體效能的特點，N1213適用於日趨多功能化的商用及通訊產品市場，包括智慧型手機(Smart Phone)、數位電視(Digital TV)、網路電視(IPTV)、數位電視機上盒(STB)、數位錄放影機(DVD/DVR)、印表機、各種網路閘道裝置、無線網路、WiMAX，及區域儲存網路(SAN)等相關應用。若配合多核心架構的運用，N1213更可進一步滿足需求日增的智慧型終端裝置以及精簡型電腦等市場應用。

晶心科技的AndeSight及AndESLive使硬體工程師和軟體工程師具有一樣的能力去製作和修改他們各自的系統模型，這可以控制 NRE (Non Recurring Engineering)成本，可以使軟體工程師在拿到硬體原型之前，即可以進行軟體的開發及最佳化。

AndeSight及AndESLive可支援Andes自行定義ISA的多組系列32位元CPU核心包括N12及N10等。在SoC的開發計畫裡，Time to Market是決定整個計畫成本及滿足下游客戶的最重要關鍵。而AndeSight及AndESLive是一個讓SoC設計業者能在計畫初期就能開始軟體設計、偵錯、最佳化等工作，並對系統架構及功能進行檢驗的工具。

OneSpin發表新一代FPGA合成驗證解決方案

EDA軟體廠商OneSpin Solutions引進序列等價驗證方案，此方案可實現FPGA合成驗證。OneSpin Solutions表示，其360 EC-FPGA等價校驗器使設計者可以結合高階合成最佳化進行功能驗證，而高階合成最佳化在功能、性能和成本目標方面不可或缺。

此等價校驗器還能在暫存器轉移水準程式碼，和後合成FPGA網表之間驗證功能等效性，也可以在後合成表單和後佈局佈線FPGA網表之間驗證功能等效性。此方案旨在利用全部實施階段，檢測錯誤，失配上引進複雜的FPGA合成最佳化來維護設計功能。該方案同時支援原型和產品元件驗證。

OneSpin的CEO Peter Feis指出，複雜且高度最佳化的FPGA設計要使用等價驗證，設計者需要特殊的FPGA解決方案而非折衷的最佳化方式。OneSpin製造獨立的360 EC-FPGA，特製方案用來滿足這種需要。該等價校驗器可以和已設立的FPGA匹配，並且保證了設計品質。