Google

Copyright © 2008 Dennis email: moueintw@hotmail.com

2007年12月28日 星期五

調換位元以提高 FPGA-PWM 計數器的性能






調換位元以提高 FPGA-PWM 計數器的性能
( 12 月 1 日 2007 年)
Stefaan Vanheesbeke, Ledegem, Belgium
當你需要一些類比輸出,並且系統中有一片 FPGA 時,你可能選擇採用一個 PWM 模組和一個簡單的低通濾波器,如圖 1 所示。FPGA 的輸出通常是一種固定頻率、可變佔空比(variable-duty cycle)的波形,而此一波形則是由一個計數器和一個數位比較器所產生(表 1)。
假設使能端為高,計數器對每個時鐘週期增量計數,而 PWM 輸出的頻率等於時鐘頻率除以 2 個計數位元。你可以將使能接到一個預定標器(prescaler)來降低輸出頻率。由於輸出頻率是固定的,濾波器也容易計算,因為我們知道最差的漣波出現在佔空比為50% 的時候。所需最大漣波和穩定時間相互的結合,就決定了濾波器的種類和電阻/電容(resistance/capacitance,RC)值。
少許修改表 1 中的代碼,就可以改善 PWM 電路的性能。在原系統中,最大漣波電流出現在佔空比為50%之處,而最小漣波電流則出現在最小佔空比之處,改進的版本則使最大漣波等於標準版的最小漣波。巧妙之處在於產生盡可能高的頻率,但保持恆定的平均佔空比。輸出上的脈衝頻率越高,濾波器完成的工作也越好。
對表 1 的修改包括重新撰寫二進位制的比較器,將所有位元從左至右進行交換。最高有效位元(most significant bit ,MSB)成為最低有效位元(least significant bit ,LSB),LSB 成為 MSB等等(表 2)。你只要重新佈線,不需要額外的暫存器或邏輯電路。
表 3 給出了一個 4位元 PWM 發出的脈衝串。在表 3 中,你看到在 50% 的佔空比時(Value = 8,第二行),頻率為最大,等於時鐘頻率除以 2。在一些漣波出現的第一點(Value=1,第二行),漣波與普通 PWM 系統完全相同,即脈衝串是相同的。
圖 1 用一個簡單的低通濾波器將 FPGA 的 PWM 數位輸出轉化成一個類比電壓。最大漣波出現在佔空比為50%之處。

2007年12月27日 星期四

Actel推出全新Libero IDE v8.1版本,助力便攜式設計

上網時間:2007年12月28日

為了擴展其業界領先的專門針對芯片級和系統級節省功率的解決方案,Actel公司宣佈推出全新版本Libero集成設計環境(IDE),具備嶄新的重要功能包括功率驅動佈局,使設計人員得以進一步優化設計,並可減少典型設計的動態功耗達30%。通過在Libero的SmartPower工具中內置先進的功耗分析功能,這個強化的分析環境將可首次讓用戶在設計的所有功能模式下深入瞭解其功率應用。此外,便攜產品設計人員更可透過其創新的電池壽命評估功能,以其FPGA設計的功耗曲線為基礎,精確計算出電池壽命 — 這是首次在現場可編門陣列 (FPGA) 設計工具中實現的功能。

Actel軟件工程副總裁Jim Davis稱:「儘管整個電子行業在提供高功效芯片和系統方面取得了進展,Actel 的解決方案無疑為低功耗應用奠下了標準。通過在Libero IDE v8.1中加入先進的佈局優化和功率分析功能,設計人員能夠更有效地實現最低功耗的解決方案。」

新版本Libero IDE支持Actel所有的低功耗產品系列,包括超低功耗IGLOO FPGA和混合信號Actel Fusion可編程系統級芯片 (PSC)。

功率驅動佈局功能降低動態功耗達30%

全新Libero IDE的一個新選項是積極發揮SmartPower中用於功率驅動佈局的設計分析數據,使設計人員能夠通過減少網絡的容性負裁,快速實現動態功耗的節省。IGLOO器件的功耗能平均降低13%,而一些設計更能降低功耗達30%。

電池壽命評估功能為電池供電的便攜產品設計人員提供協助

在Libero IDE v8.1中,SmartPower功能為設計人員提供了創建功率曲線的能力,有助於估算所需的電源和電池要求。功率曲線由用戶定義,是FPGA在定製或功能模式組合下的時間百分比,比如活動、待機或Flash*Freeze模式。舉例說,為了提供便攜或手持設計的電池壽命評估,用戶可輸入所需的電池電流容量及FPGA的功率曲線,SmartPower便會顯示出預計的電池壽命,以及基於目標FPGA的真正功率曲線的實際準確的功耗報告。

增強的SmartPower分析功能實現便攜設計的高功效

Libero IDE v8.1還增強了SmartPower的功能,能夠分析整個FPGA及器件或設計特定部分的功耗,如時域、開關週期,以及假性轉換 (spurious transition),而這些因素會個別增加器件的總體功耗。例如,一個精確週期的功率分析選項可讓設計人員查看每個時鐘週期的峰值功耗,以及整個仿真過程的平均功耗。

SmartPower工具的開關分析選項能夠確定引起功耗增加的「危險」,或假性轉換狀況,讓用戶找出這些問題並加以修正,從而降低功耗。在典型的設計中,危險狀況佔據了約20% 的功耗。在某些電路中,如組合加法器邏輯,假性轉換引起的功耗有可能高達總體功耗的70%。

供貨

Actel Libero IDE 8.1現有運行於Windows和Unix平台的Platinum (白金) 版本,至於功能受限的 Gold (黃金) 版本則供用戶免費在Windows平台上使用。所有版本均提供一年期可更新的使用權證。要瞭解有關產品的價格詳情,請與Actel聯繫。

2007年12月25日 星期二

Actel推出Icicle電池供電FPGA工具套件

上網時間 : 2007年12月26日

Actel推出全新Icicle工具套件,充分利用Actel的5微瓦IGLOO FPGA,展現了IGLOO在可攜式應用中的低功耗、靈活的實現方案選項和節省電池能量的特點。該套件可讓設計人員快速地對其以IGLOO為基礎的低功耗可攜式設計進行編程、評估和修改。

其中,1.4×3.6的Icicle評估板由可充電的鋰離子電池供電,Icicle評測板是符合RoHS標準的環保型解決方案,整合了非揮發性12萬5,000閘AGL125 IGLOO FPGA,並具有內建的可充電鋰離子電池、USB至UART介面以及功率管理電路。

除了Icicle評估板之外,該工具套件還包含用於擴展編程功能的編程介面。另外還提供Gold版本Actel Libero整合設計環境(IDE)。Icicle工具套件讓設計人員能夠利用Actel最新推出的Libero IDE v8.1中的功率分析工具,確定設計中的主要功耗源。該套件的其它內容還包括用戶指南和教程、印刷電路板原理圖、佈局圖及樣品設計。

2007年12月24日 星期一

Aldec introduces multi-threaded VHDL compilation

Aldec Inc., a provider of mixed-language simulation and advanced design tools for ASIC and FPGA devices, has announced the release of Active-HDL 7.3. The release includes multi-threaded HDL compilation, new waveform viewer and expanded VHDL 2006 construct support. A noticeable performance improvement in VHDL, Verilog and mixed RTL compilation and simulation is included as part of the release. Active-HDL is a mixed-language design creation, FPGA project management and simulation environment supporting VHDL, Verilog, SystemVerilog, and SystemC.

Multi-threaded VHDL compilation
Aldec has implemented multi-threaded compilation for VHDL designs. If Active-HDL 7.3 is installed on machines with multi-core CPUs, the compilation process can be up to 3 times faster. The compilation time of source files based on single processor has been reduced by 40 per cent on average in comparison to the previous version of Active-HDL.

New advanced Waveform Viewer
In addition to the Standard Waveform Viewer/Editor, Active-HDL 7.3 now offers the full integration of a new and high-performance Accelerated Waveform Viewer. The new high performance waveform viewer is backward compatible and enables opening, zooming, scrolling, viewing and management of large files (4GB and larger) almost instantaneously. Active-HDL 7.3 can read and write from the waveform database up to 4x faster then previous releases, while decreasing system memory requirements and file size. Signals, including Verilog memories or large VHDL records can be expanded without delay. The new waveform viewer is optimised to support all design sizes and long simulation runs making it ideal for designers utilising the largest devices from Altera Stratix III and Xilinx Virtex 5.

VHDL 2002 and 2006 support
Active-HDL 7.3 includes enhanced support for VHDL 2002 and 2006 constructs and now supports protected types introduced in the 2002 revision of the VHDL standard (IEEE Std 1076-2002). The VHDL compiler can now compile source files containing protected envelopes, file types and aliases inside VHDL 2002 protected types.

Availability
Active-HDL is available in four product configurations—Desktop Master (DM), Designer Edition (DE), Plus Edition (PE) and Expert Edition (EE). The software is available in floating or node-locked configurations.

Active-HDL 7.3, is available today and is sold directly from Aldec and its authorised world-wide distributors.

2007年12月22日 星期六

Actel Libero IDE v8.1備有全新功率驅動佈局和先進的功率分析功能

(技術新聞, 12 月 18 日 2007 年)
Actel 公司宣佈推出全新版本Libero™ 整合型設計環境 (IDE),具備嶄新的重要功能包括功率驅動佈局,使設計人員得以進一步最佳化設計,並可減少典型設計的動態功耗達30%。通過在Libero的 SmartPower工具中內置先進的功耗分析功能,這個強化的分析環境將可首次讓用戶在設計的所有功能模式下深入瞭解其功率應用。此外,可攜式品設計人員更可透過其創新的電池壽命評估功能,以其FPGA設計的功耗曲線為基礎,精確計算出電池壽命 — 這是首次在現場可編閘陣列 (FPGA) 設計工具中實現的功能。

Actel軟體工程副總裁Jim Davis稱:“儘管整個電子行業在提供高功效晶片和系統方面取得了進展,Actel 的解決方案無疑為低功耗應用奠下了標準。通過在Libero IDE v8.1中加入先進的佈局最佳化和功率分析功能,設計人員能夠更有效地實現最低功耗的解決方案。”

新版本Libero IDE支援Actel所有的低功耗產品系列,包括超低功耗IGLOO FPGA和混合信號Actel Fusion可編程系統晶片 (PSC)。

功率驅動佈局功能降低動態功耗達30%
全新Libero IDE的一個新選項是積極發揮SmartPower中用於功率驅動佈局的設計分析資料,使設計人員能夠通過減少網路的容性負裁,快速實現動態功耗的節省。IGLOO器件的功耗能平均降低13%,而一些設計更能降低功耗達30%。


電池壽命評估功能為電池供電的可攜式產品設計人員提供協助
在Libero IDE v8.1中,SmartPower功能為設計人員提供了創建功率曲線的能力,有助於估算所需的電源和電池要求。功率曲線由使用者定義,是FPGA在定制或功能模式組合下的時間百分比,如活動、待機或Flash*Freeze模式。舉例說,為了提供可攜或手持式設計的電池壽命評估,用戶可輸入所需的電池電流容量及FPGA的功率曲線,SmartPower便會顯示出預計的電池壽命,以及基於目標FPGA的真正功率曲線的實際準確的功耗報告。

增強的SmartPower分析功能實現可攜式設計的高功效
Libero IDE v8.1還增強了SmartPower的功能,能夠分析整個FPGA及器件或設計特定部分的功耗,如時域、開關週期,以及假性轉換 (spurious transition),而這些因素會個別增加器件的總體功耗。例如,一個精確週期的功率分析選項可讓設計人員查看每個時鐘週期的峰值功耗,以及整個模擬過程的平均功耗。

SmartPower工具的開關分析選項能夠確定引起功耗增加的“危險”,或假性轉換狀況,讓用戶找出這些問題並加以修正,從而降低功耗。在典型的設計中,危險狀況佔據了約20% 的功耗。在某些電路中,如組合加法器邏輯,假性轉換引起的功耗有可能高達總體功耗的70%。

供貨
Actel Libero IDE 8.1現有運行於Windows和Unix平臺的Platinum (白金) 版本,至於功能受限的 Gold (黃金) 版本則供用戶免費在Windows平臺上使用。所有版本均提供一年期可更新的使用權證。

2007年12月14日 星期五

Actel推動業界最低功\耗FPGA進入便攜式顯示屏領域

Actel推動業界最低功\耗FPGA進入便攜式顯示屏領域
雋科公關[企業動態][企業動態]2007/12/14
Actel推動業界最低功\耗FPGA進入便攜式顯示屏領域

以 Flash為基礎的IGLOO™系列針對約38億單元規模的中小型LCD顯示屏市場
提供靈活性和控制功\能


Actel公司宣佈繼續專注於新興的高增長便攜式應用市場,推出專為液晶顯示 (LCD) 控制應用設計的靈活的低功\耗方案。新推出的IGLOO視頻演示板、帶有LCD面板的LCD適配器板、IGLOO視頻演示工具 (IVDK) 以及顯示相關的參考設計,都充分利用了該公司領先業界的 5µW Actel IGLOO FPGA 的優勢。Actel預期這三款產品將會吸引便攜及掌上型消費電子、工業、醫療、汽車及軍用設備等對功\耗敏感的產品設計人員,用於其中小型 LCD 顯示裝置中。

隨著個人媒體播放機、MP3設備、PDA及數碼相機逐漸普及,便攜式市場掀起一股使用LCD的熱潮。根據市場研究機構iSuppli報告,中小型顯示屏 (小於10英寸) 是市場增長最快速的部分。iSuppli預測2007年的中小型平板顯示屏付運總量為38億,2011年更將增至45億。

Actel高級副總裁Fares Mubarak稱:「在處理可攜式應用產品內的LCD顯示屏控制時,需要低功\耗的可重編程解決方案來應對不斷演進的標準與技術,並同時提供所需的功\耗、佔位面積和上市時間。與其它競爭產品相比,IGLOO 的靜態功\耗低至二百分之一,而電池壽命可以延長超過10倍,因此在功\耗要求嚴苛的情況下極具優勢。」

在可攜式設備中,LCD的功\耗可以佔產品功\率預算的50%,故市場對高功\效解決方案的需求不斷增加。IGLOO能夠在1µs之內輕鬆地進出 Flash*Freeze模式 (其時功\耗低至5μW),並同時保存系統記憶體和數據寄存器中的內容。因此,以 Flash 為基礎的 IGLOO FPGA能讓 LCD 顯示屏和控制器在節能模式下工作,而LCD數據操作和背光功\能則被遮罩,這意味著可大幅節省LCD應用的電池能量。

Actel的低功\耗IGLOO器件能夠取代ASSP顯示控制器,但又與其不同,IGLOO可以快速重編程,以適應並支援各種LCD顯示屏及不斷發展的顯示技術,故此在需要時很容易實現平板顯示屏之間的移植。此外,這些功\能豐富的FPGA還能夠把膠合邏輯 (glue logic) 與更複雜的LCD控制技術整合到單晶片中,從而減小板卡面積。

演示平台加快各種LCD的設計

Actel的合作夥伴Attodyne是專門提供視頻和LCD設計服務的公司,他們利用了Actel IGLOO AGL600開發出能夠處理LCD顯示屏視訊訊號的IGLOO視頻演示板。IGLOO視頻演示板的視頻輸入可來自多個信號源,比如CMOS 相機頭板或 DVI-D輸入。該演示板能夠通過50 -pin的板上連接器驅動LCD顯示屏,或經由LVDS介面通過兩個RJ45連接器驅動與PSWG (平板標準化工作組標準) 相容的單/雙通道標準平板顯示屏。

在最初的階段,有三款LCD適配器板可用來演示先進的LCD控制功\能,比如圖像縮小、α\混合、顏色轉換和去隔行 (de-interlacing)。這些適配器板包括7英寸、4.3英寸或2.7英寸的 LCD顯示屏,其解析度從480x800 到四分之一視頻圖形陣列 (QVGA),此外還包括匹配 LCD的連接器、驅動器和逆變器,以及與IGLOO視頻演示板連接的多個介面。

IGLOO視頻演示工具把視頻演示板和LCD適配器板、軟件及演示、電源和DVI-D電纜整合在一起,讓用戶能藉此迅速構建其LCD控制器應用。

Attodyne 總裁Ray Page 指出:「Actel的IGLOO系列將前所未有的低功\耗解決方案引入便攜式LCD控制應用領域。我們與Actel的合作帶來了精密靈活的解決方案,協助設計人員縮短設計周期達數月之多,並輕易滿足最嚴苛的功\率預算要求。」

為了完善其LCD顯示幕產品系列,Actel一直與合作夥伴開發範圍寬泛的參考設計,包括視頻時序生成、顏色轉換、單通道LVDS發射器、屏上顯示、雙圖像/視頻源的α\混合、幀捕獲器、幀暫存器、畫面播放速率轉換,以及色彩管理功\能。

價格及供貨

IGLOO視頻演示工具、IGLOO視頻演示板、LCD適配器板和各種顯示屏相關參考設計模組由Actel 之合作夥伴Attodyne供貨。要瞭解價格資訊,請與 Attodyne 聯繫 (www.attodyne.com)。

關於 Actel

Actel Corporation 是單晶片FPGA解決方案的領導性廠商,致力於從晶片和系統級層面處理功\耗的問題,其創新的 FPGA和可編程系統晶片解決方案可以實現高功\率效率的設計。該公司於1985年成立,全球僱員超過 580 人。Actel於紐約納斯達克交易所 (NASDAQ) 上市,代號ACTL。Actel 在香港、上海、台北、東京和首爾設有辦事處,並在中國大陸和亞洲主要城市建立了完善的分銷商網絡。查詢更多資訊,請訪問 Actel 的網站:www.actel.com。

2007年12月11日 星期二

Xmos採用軟體定義晶片法部署多處理架構



無晶圓廠半導體新創公司Xmos Semiconductor近日正試圖部署多處理架構。Xmos公司的成立源於現任技術長David May的提議。May在1980年代時曾經是一位專為平行處理開發transputer處理器的架構師,也是相關Occam編程語言的創作者。

因此,Xmos的架構與transputer架構非常類似也就不足為奇了,不過,為了利用摩爾定律20年的發展成果,May重新設計了一種方案:多核心的單晶片建置方案。

實現單晶片平行機制還有許多其它方法。這些方法雖各有千秋,但並非都能成功。其中包括了超純量和多執行緒的單處理器、超長指令集(VLIW)處理器、採用類似FPGA方式鏈接的晶片上多處理器,以及整合內部管理處理器與類似FPGA的可再配置架構概念等。

Xmos選擇了一種事件驅動的多執行緒處理器,並將它應用於晶片系列的二維陣列中,這些晶片預期可在2008年第一季推出。這款32位元的XCore處理器具有專為快速即時響應和低矽晶成本而設計的固定指令集。XCore內部接腳控制功能的整合,並耦合名為XLink的核心內部通訊鏈路,可使包括介面在內的整個系統全部用軟體來建置。產品的開發則採用基於C語言的統一嵌入式軟體流程。

以前凡是成功的單晶片平行處理器總是必須對硬體進行修改,但這會限制其應用範圍。然而,利用C語言對平行資源進行編程,卻又會由於原生的問題而阻礙通用架構的產生。

有鑑於高效但卻未加妥善利用的Occam開發經驗,May與Xmos公司便試著尋求一種兩全其美的架構,可運用C或C++進行編程,但同時增加了一種稱為XC的語言。這種XC語言可用來為多執行緒性能與I/O埠進行更妥善的控制。

利用合適的C++、C和XC編譯器以及連接編譯後程式碼的鏈接工具,從開發角度來看,該架構就像是傳統的處理器,Xmos公司行銷副總裁Noel Hurley表示。處理器陣列使得在正常情況下用硬體實現的系統功能可由軟體實現,可實現軟體和硬體設計流程的整合,Xmos公司表示。

根據Xmos公司表示,事實上,用Xcore進行設計並不需要暫存器傳輸級(RTL)或更底層的硬體設計知識,它只需要一種利用C語言來執行介面、演算法和通用軟體的嵌入式軟體方法。因此,採用該方案的公司便無需等待ASIC開發或ASSP投片,即可實現矽晶片的創新或差異化。

“我們對從I/O到DSP的所有硬體功能都進行了模擬。我們還統一了設計流程;而且只有一種整合軟硬體的描述語言。”Hurley表示,“你必須決定是採用平行機制以提高性能,還是採用序列方式以提高矽晶效率。”



圖:Xmos編程哲學:多編譯器和XC語言是開發大多數平行XCore資源的關鍵。

採用90nm CMOS製程製造的單一XCore據稱可提供約500MIPS的軟體控制性能、16抽頭FIR濾波器的7MSps性能,以及200Mbps的通訊能力。

Xmos公司CEO James Foster希望該公司的晶片能在FPGA曾經獲得成功的領域中同樣取得成功,如通訊基地台和交換機等。然而,Foster補充道,Xmos晶片也將在消費電子產品、甚至行動手機等大量設備中取得設計訂單。

Xmos將該途徑描述為軟體定義晶片。該公司相信這項技術將可為消費電子系統設計師提供系統單晶片的單位成本優勢,卻無需同等的開發時間和成本;具有FPGA的靈活性,但其矽晶效率更高得多。開發人員可以透過編寫程式碼,在控制處理、DSP和I/O處理之間動態劃分資源,而所有任務都能在量產的晶片上完成。“約1美元即可實現完美的彈性化”(Around $1 for complete flexibility)是該公司宣傳內容的重點之一。

May指出:“今天人們追求什麼樣的選擇?ASIC的NRE費用意味著風險大、成本高。ASSP過於嚴格則意味著設計自由受限,實際的創造性被嚴重扼殺。而FPGA在編程上的高度複雜性以及矽晶成本使其無法用於大量的消費電子產品。”

還有一個問題是,編譯後的程式碼如何在基於Xmos架構的不同方案之間轉移?這或多或少都要佔用一些資源。“程式設計人員無需瞭解哪個處理器正在執行,他們只要把任務分配給執行緒即可,分配過程是透過手動完成的,”Hurley表示,“每顆核心有8個執行緒;執行緒數目應該會比任務數更多。”

Hurley的解釋並未回答有關架構功效的問題。在‘非運作’期間的功耗一直是VLIW機器和平行處理器的棘手問題,而在更先進的矽晶片中,只有漏電流本身才會消耗功率。

Xmos目前尚未披露有關其架構與如何實現等細節資訊,該公司為了將於2008年推出的新產品選擇先行隱藏部份資料。“這會是一款事件驅動的處理器,而且已針對no-ops進行了最佳化,”Foster表示。若執行緒並未強行通過,它將僅消耗些微功率,同時,我們也已經採用了混合Vt(閾值電壓)庫。

Xmos公司已經採用System C成功地開發出該產品架構,並在FPGA上進行展示。Xmos的第一款產品設計已經投片,並正由台積電(TSMC)採用90nm CMOS的製程製造。Xmos將提供晶片、軟體IP和開發工具。


作者:蔡培德

加速設計流程 Aldec推新版Active-HDL工具

ASIC及FPGA設計工具以及混合語言模擬方案供應商Aldec.,近日宣佈Active-HDL最新版本Active-HDL 7.2,已於2006年12月11日正式上市。Active-HDL是一套以Windows為基礎,可支援FPGA/CPLD及ASIC設計輸入及驗證的平台,它可支援VHDL、Verilog、SystemVerilog、SystemC以及EDIF等從設計入門至硬體實現之完整流程。

Active-HDL號稱能提供所有設計最快之模擬速度,不論其原始碼語言或者target silicon,還包含嵌入式設備。Aldec在台總代理鈦思科技(Terasoft)表示,Active-HDL新版(7.2)增加了許多新的產品功能,例如:簡化了設計時的複雜度,提高生產力,加快行為層(behavioral)的速度;如RTL、VHDL、Verilog、SystemC、 SystemVerilog及EDIF的時間模擬速度等等。

Active-HDL新版相較於以往的版本在效能上有大幅度的改進及提升,如於SystemC的編譯速度加快了5倍;Verilog的編譯速度加快了2倍;VHDL則快了2.5倍。除此之外,利用SLP的技術可提升Verilog的模擬速度,從100%加快至150%,此一技術同時協助行為層的架構者提供實際的效能利益,尤其像是behavioral、gate和timing模擬等。透過Active-HDL的編譯器(compiler) 可對Verilog及VHDL進行加密(encrypted)。

Active-HDL新版亦改進了PLI/VHPI/VPI精靈的圖形化使用者介面。設計流程管理者(Design Flow Manager)也做了功能上的更新並可支援最新的合成(synthesis)、佈局及繞線(place and route)、及其它供應商的工具,如Actel、Altera、Lattice、Quicklogic及Xilinx等大廠。

此外Active-HDL新版同時改善了波型檢視器的速度,就好像控制滑鼠上的滾輪檢視功能一樣方便,能夠輕鬆地將畫面放大或縮小;波型檢視器裡也有一個一樣的控制器功能,只要按住CTRL鍵並利用滑鼠來回上下的動作即可控制。可以儲存之前檢視的畫面,並在2個cursors間觀看波型畫面。

Actel 官方新聞速寫 : 任天堂 Wii 功能最強的破解晶片採用 Actel A3P060-VQ100



























Actel 官方新聞速寫 : 任天堂 Wii 功能最強的破解晶片採用 Actel A3P060-VQ100
發表者 webmaster 於 2007-12-10 01:18:35 (6 人氣)
任天堂 Wii 功能最強的破解晶片採用 Actel A3P060-VQ100. 因為需求量暴增, Actel 公司出貨不及, 所以市面上有些是採用管腳相容的 A3P125.

因為這個產品熱賣, 使得 Actel 公司原本預期 2007 年第四季業績下滑得到逆轉, 業績估計可以比第三季上升 4% 到 8 %以上. 股價也從 10 USD 回升到 12 USD.

2007年12月10日 星期一

基於MCU和FPGA設計車載信息娛樂系統

















汽車工業蓬勃發展,車載信息娛樂系統已經不再是豪華轎車的獨有設施,越來越多的中低端轎車開始擁有自己的信息娛樂系統。然而,車載信息娛樂系統是一個高度集成的複雜系統,其中可以包括導航系統、影音系統、電話系統、空調通風系統,以及其他車內外舒適設備的控制系統等,這些系統涉及的通訊網絡可以包括LINK_KEYWORD0、MOST、LIN、藍牙和其他無線網絡協議等。設計這樣一個複雜系統,不但要考慮系統的性能和成本,更要考慮設計的靈活性,以保持產品在快速變化的市場中的競爭力。

汽車電子系統要求溫度適應範圍大、有利於生產標準化和很長的設計壽命。車載信息娛樂系統是一個快速發展和適應各種用戶的系統,如果既要保持一個設計具有長的壽命又要有高度的靈活性,那麼這種設計在軟硬件,特別是在硬件方面要有很強的可擴展性。

一般來說,車載信息娛樂系統具有複雜的人機界面(按鍵和旋鈕),帶一個可以顯示地圖、影像和汽車信息的液晶顯示器,有時還會是觸摸屏。這種系統一般以一個高性能MCU為中心,加上各種標準接口以及一個視頻加速器件。

DSP、ASSP和FPGA都可以用來實現多種接口和視頻處理。DSP專為信號處理而設計,具有靈活度高和功耗低的特點。然而,目前DSP的運算能力尚不能同時滿足更高的圖像處理和無線通訊的要求。ASSP通常為某個標準的圖像處理和無線通訊而設計,換言之,它不具有適應多種標準的可編程性。FPGA同時具有高的運算能力和內部邏輯的現場可編程性,它能夠適應車載信息娛樂系統的靈活性。另外,FPGA的現場可編程性使之能夠代替很多原來要ASIC來實現的功能單元,這樣就給硬件設計帶來很大自由度。

應用MCU+FPGA的設計,軟件和外設硬件都可以在FPGA中變化,整個系統相當於一個很容易進行升級的軟件,改變硬件就像改變軟件一樣簡單。這樣的系統可以滿足從低端到中高端汽車電子產品的設計、測試和生產的要求。所以,基於MCU+FPGA的設計給車載信息娛樂系統帶來了很大的靈活性。

在確立了基本硬件框架之後,接著就要考慮基於這種框架的芯片的選擇。對於車載娛樂信息系統這樣一個複雜的人機交互系統,高性能和高安全的嵌入式實時操作系統是首選的軟件基礎。而該操作系統支持的芯片組將是MCU的主要候選者。目前,在汽車工業界普遍接受的組合是SH4(MCU)加上QNX (操作系統)。

FPGA的選擇要相對容易一些,至少有Xilinx、Altera、Lattice、Actel和Quicklogic等五家公司的產品可以考慮。Xilinx和Altera是FPGA的行業領袖,他們的產品應用廣泛,有大量的標準庫可以採用。圖1的框圖是一個硬件的基本構成示意圖。

考慮了硬件之後,軟件的架構就變得明晰了。由於QNX支持POSIX規範,所以基於它編寫的模塊化的應用程序和應用開發庫具有良好的可移植性,這對支持同類軟件架構的其他平台的開發無疑是一件節約成本的好事。

图1:硬件的基本构成示意图。
圖1:硬件的基本構成示意圖。

軟件架構的概念設計實際上可以在操作系統明確之前就開始。軟件設計不一定非要遵從POSIX規範,而是要滿足系統的高性能、設計的模塊化、應用的可伸縮性和代碼的可重用性及可移植性。

通常一個基於MCU的複雜軟件系統應該定義以下的軟件層:

BSP:處理和MCU初始化相關的事務,如IPL(Initial Program Loader)和Startup Program等;

設備驅動:所有和硬件相關的程序,如FLASH driver、CAN driver和圖形圖像驅動等;

OS:核心操作系統,負責提供資源管理和安全任務調度等服務,它甚至也可以包含一些高層次的驅動設備,如標準輸入輸出設備驅動等;

中間件:介於操作系統和應用程序之間的程序,如各種API和FPGA Loader等;

應用程序:具有高度可重用性的、完成特定功能的程序模塊,如媒體播放器和導航軟件。

在MCU+FPGA的架構之下,每個和FPGA相關的應用程序都自帶一個初始化例程。該初始化例程在需要啟動該應用程序之前將該應用程序映射到FPGA,然後該應用程序在FPGA上運行。根據應用程序的要求,MCU可以在完成映射之後,保持和FPGA強的或弱的通訊聯繫。這種結構部分解放了 MCU,使之能夠有效地進行任務調度和資源管理,而FPGA也能夠在特定環境下高效運行。這種系統的另外一個好處就是非常穩定且容易維護。運行在FPGA 中的應用程序的不良動作或崩潰通常不會影響到運行在MCU中的操作系統。在發現某個應用程序失效之後,操作系統可以從容地重新開始該應用程序的新例程,而不必重啟整個系統。

運行在FPGA中的應用程序,雖然看起來和普通運行在ASIC或ASSP中的系統並無區別,但是這些應用程序的結構實際上有很大的區別。運行在ASIC或ASSP中的系統是根據已經確定的具有特定功能硬件環境設計的,而運行在FPGA中的應用程序是根據將要完成的功能,自己調整FPGA的邏輯單元,使之能夠適應環境。正是FPGA這種現場可編程性,使我們能夠在適當的時候啟動適當的應用程序,這大大增加了設計的靈活性。

作者:

謝文盛

高級軟件工程師

Email:wxie@harmanbecker.com

哈曼貝克汽車多媒體系統(深圳)有限公司

ARM、DSP、FPGA的技術特點和區別是什麼

發佈時間:2007.12.10 06:32 來源:賽迪網 作者:korn

ARM (Advanced RISC Machines)是微處理器行業的一家知名企業,設計了大量高性能、廉價、耗能低的RISC處理器、相關技術及軟件。ARM架構是面向低預算市場設計的第一款RISC微處理器,基本是32位單片機的行業標準,它提供一系列內核、體系擴展、微處理器和系統晶片方案,四個功能模組可供生產廠商根據不同用戶的要求來配置生產。由於所有產品均採用一個通用的軟體體系,所以相同的軟體可在所有產品中運行。目前ARM在手持設備市場佔有90以上的份額,可以有效地縮短應用程式開發與測試的時間,也降低了研發費用。

DSP(digital singnal processor)是一種獨特的微處理器,有自己的完整指令系統,是以數字信號來處理大量資訊的器件。一個數字信號處理器在一塊不大的晶片內包括有控制單元、運算單元、各種寄存器以及一定數量的存儲單元等等,在其週邊還可以連接若干記憶體,並可以與一定數量的外部設備互相通信,有軟、硬體的全面功能,本身就是一個微型電腦。DSP採用的是哈佛設計,即數據總線和地址總線分開,使程式和數據分別存儲在兩個分開的空間,允許取指令和執行指令完全重疊。也就是說在執行上一條指令的同時就可取出下一條指令,並進行譯碼,這大大的提高了微處理器的速度。另外還允許在程序空間和數據空間之間進行傳輸,因為增加了器件的靈活性。其工作原理是接收模擬信號,轉換為0或1的數字信號,再對數字信號進行修改、刪除、強化,並在其他系統晶片中把數字數據解譯回模擬數據或實際環境格式。它不僅具有可編程性,而且其實時運行速度可達每秒數以千萬條複雜指令程式,遠遠超過通用微處理器,是數字化電子世界中日益重要的電腦晶片。它的強大數據處理能力和高運行速度,是最值得稱道的兩大特色。由於它運算能力很強,速度很快,體積很小,而且採用軟體編程具有高度的靈活性,因此為從事各種複雜的應用提供了一條有效途徑。根據數字信號處理的要求,DSP晶片一般具有如下主要特點:

(1)在一個指令週期內可完成一次乘法和一次加法;

(2)程式和數據空間分開,可以同時訪問指令和數據;

(3)片內具有快速RAM,通常可通過獨立的數據總線在兩塊中同時訪問;

(4)具有低開銷或無開銷迴圈及跳轉的硬體支援;

(5)快速的中斷處理和硬體I/O支援;

(6)具有在單週期內操作的多個硬體地址產生器;

(7)可以並行執行多個操作;

(8)支援流水線操作,使取指、譯碼和執行等操作可以重疊執行。

當然,與通用微處理器相比,DSP晶片的其他通用功能相對較弱些。

FPGA是英文Field Programmable Gate Array(現場可編程門陣列)的縮寫,它是在PAL、GAL、PLD等可編程器件的基礎上進一步發展的產物,是專用積體電路(ASIC)中集成度最高的一種。FPGA採用了邏輯單元陣列LCA(Logic Cell Array)這樣一個 新概念,內部包括可配置邏輯模組CLB(Configurable Logic Block)、輸出輸入模組IOB (Input Output Block)和內部連線(Interconnect)三個部分。用戶可對FPGA內部的邏輯模組和I/O模組重新配置,以實現用戶的邏輯。它還具有靜態可重復編程和動態在系統重構的特性,使得硬體的功能可以像軟體一樣通過編程來修改。作為專用積體電路(ASIC)領域中的一種半定制電路,FPGA既解決了定制電路的不足,又克服了原有可編程器件門電路數有限的缺點。可以毫不誇張的講,FPGA能完成任何數字器件的功能,上至高性能CPU,下至簡單的74電路,都可以用FPGA來實現。FPGA如同一張白紙或是一堆積木,工程師可以通過傳統的原理圖輸入法,或是硬體描述語言自由的設計一個數字系統。通過軟體倣真,我們可以事先驗證設計的正確性。在PCB完成以後,還可以利用FPGA的線上修改能力,隨時修改設計而不必改動硬體電路。使用FPGA來開發數字電路,可以大大縮短設計時間,減少PCB面積,提高系統的可靠性。FPGA是由存放在片內RAM中的程式來設置其工作狀態的,因此工作時需要對片內的RAM進行編程。用戶可以根據不同的配置模式,採用不同的編程方式。加電時,FPGA晶片將EPROM中數據讀入片內編程RAM 中,配置完成後,FPGA進入工作狀態。掉電後,FPGA恢復成白片,內部邏輯關係消失,因此,FPGA能夠反復使用。FPGA的編程無須專用的FPGA 編程器,只須用通用的EPROM、PROM編程器即可。當需要修改FPGA功能時,只需換一片EPROM即可。這樣,同一片FPGA,不同的編程數據,可以產生不同的電路功能。因此,FPGA的使用非常靈活。可以說,FPGA晶片是小批量系統提高系統集成度、可靠性的最佳選擇之一。目前FPGA的品種很多,有XILINX的XC系列、TI公司的TPC系列、ALTERA公司的FIEX系列等。

區別是什麼呢?ARM具有比較強的事務管理功能,可以用來跑介面以及應用程式等,其優勢主要體現在控制方面,而DSP主要是用來計算的,比如進行加密解密、調製解調等,優勢是強大的數據處理能力和較高的運行速度。FPGA可以用VHDL或verilogHDL來編程,靈活性強,由於能夠進行編程、除錯、再編程和重復操作,因此可以充分地進行設計開發和驗證。當電路有少量改動時,更能顯示出FPGA的優勢,其現場編程能力可以延長產品在市場上的壽命,而這種能力可以用來進行系統升級或除錯。

(責任編輯:雲子)

2007年12月7日 星期五

Actel 推出業界首款用於可編程邏輯器件的4x4 mm封裝

Actel 推出業界首款用於可編程邏輯器件的4x4 mm封裝
(技術新聞, 11 月 23 日 2007 年)
Actel 公司宣佈為其低功耗5µW IGLOO現場可編程閘陣列 (FGPA) 推出焊球間距僅為0.4mm的4mm封裝,是目前市場上體積最小的可編程邏輯器件封裝,為業界發展奠下了重要的里程碑。全新封裝的Actel器件與其現有小型8x8 mm 和 5x5 mm封裝相輔相成,與其它競爭的可編程邏輯產品相比,新封裝器件可為設計人員帶來4倍更高的密度、3倍更多的I/O,以及減小尺寸達36%。這款新的 IGLOO FPGA比玉米粒還要小,是智慧型電話、可攜式媒體播放機、安全行動通信設備、遙控感測器、保安鏡頭和可攜式醫療設備等功耗敏感及空間受限的掌上型設備的理想解決方案。

Actel公司董事總經理兼總裁 John East表示:“今天,設計人員需要小型封裝的超低功耗器件、功率最佳化的設計工具,以及相輔相成的IP解決方案以創建成功的可攜式應用。Actel將針對這些領域而繼續進行研發創新,為可編程設計邏輯器件行業建立新的標準。隨著Actel不斷向前發展,我們將繼續致力於解決可攜式產品設計人員所面臨的獨特挑戰,尤其是在功率效率和功率管理所需的輔助性技術方面。我們期望一提到功耗時,設計人員就會立即想到Actel。”

4x4封裝系列的首款器件是30,000門的IGLOO AGL030。較之於其它競爭產品,這款IGLOO FPGA的靜態功耗只是其二百分之一,而電池壽命可延長超過10倍。此外,Actel還提供採用接腳相容8x8 mm 及 5x5 mm封裝功能豐富的IGLOO系列器件,可以實現封裝之間的移植。4x4mm器件帶有板上快閃記憶體、66個使用者I/O和超過192個等效巨集單元。IGLOO支援獨有的低功耗狀態,如Actel的創新Flash*Freeze模式,能夠停止時鐘,讓I/O進入已知狀態,並大大降低功耗,又同時保存SRAM和寄存器的狀態。在單個引腳的控制下,IGLOO器件能在1μs之內進入或退出 Flash*Freeze模式,從而迅速及簡便地實現系統的大幅節能。


價格及供貨

採用4x4 mm 封裝的IGLOO AGL030器件將於12月提供樣品,並計畫於2008年第一季投入量產。

2007年12月4日 星期二

Actel的低功耗IGLOO榮獲中國的《電子設計技術》頒發獎項

雋科公關[企業動態][企業動態]2007/12/03
Actel 的低功\\\耗 IGLOO^(TM) 榮獲中國的《電子設計技術》頒發獎項

最低功\\\耗的可編程邏輯解決方案第五度獲得業界認可


Actel公司宣佈業界最低功\\\耗的可編程邏輯器件 -- 5μW IGLOO^(TM) 系列現場可編程閘陣列 (FPGA) -- 贏得中國知名雜誌《電子設計技術》EDN China 創新獎之資料IC與可編程器件類別的優秀產品獎,再次印證了業界對於低功\\\耗可編程產品的需求。有關獎項己於上月在中國深圳舉行的頒獎典禮上頒發。

IGLOO 系列由中國各大 OEM 廠商、學術機構和《電子設計技術》編輯部的專家和專業人士組成的評審小組選出,從大約200項產品中入圍,再通過網上投票由《電子設計技術》的讀者選出成為優秀產品。這是Actel連續第三年獲《電子設計技術》頒發優秀產品獎,以及自 IGLOO 系列於2006年8 月推出以來第五度獲得業界認可。

Actel高級副總裁 Fares Mubarak表示:“全球各大機構對於功\\\耗越來越重視。因此,許\\\多企業都積極向著同一方向邁進,致力於滿足嚴格的功\\\耗預算及大量降低功\\\耗。IGLOO 作為業界突破性的解決方案,能夠降低靜態功\\\耗達競爭 FPGA 產品的200分之一,與目前領先的PLD產品比較,更可延長可攜式應用的電池壽命達10倍。對於IGLOO FPGA 獲得《電子設計技術》的肯定,我們深感自豪。”

最近,Actel進行了多項的創新,進一步強化用低功\\\耗 IGLOO 系列開發可攜式產品的適合性,包括推出了最佳化的ARM? Cortex^(TM)- M1處理器核和功\\\率最佳化的設計工具,以及相輔相成的 IP 解決方案和業界第一個特為可編程邏輯器件而設的4x4 mm 封裝。

關於 IGLOO

Actel 以 Flash 為基礎的 5μW IGLOO FPGA系列具有多達3,000,000個系統門,支援獨一無二的低功\\\耗狀態,如 Actel創新的Flash*Freeze 模式,能夠停止時鐘,將 I/O 置於已知狀態及大幅降低功\\\耗,並同時保存 SRAM 和寄存器的狀態。在單一插腳的控制制下,IGLOO 器件能在 1μs 內進出 Flash*Freeze 模式,有助於快速和簡易地大幅減少系統功\\\耗。 IGLOO系列器件提供多達616個用戶 I/Os、六個PLL、504kb RAM和350MHz系統性能,並備有商用和工業級別以供選用。 Actel 功\\\能齊全的 IGLOO 系列更備有 8x8 mm、5x5 mm 和 4x4 mm 封裝。

關於 Actel

Actel Corporation 是單晶片FPGA解決方案的領導性廠商,致力於從晶片和系統級層面處理功\\\耗的問題,其創新的 FPGA和可編程系統晶片解決方案可以實現高功\\\率效率的設計。該公司於1985年成立,全球僱員超過 580 人。Actel於紐約納斯達克交易所 (NASDAQ) 上市,代號ACTL。Actel 在香港、上海、台北、東京和首爾設有辦事處,並在中國大陸和亞洲主要城市建立了完善的分銷商網絡。查詢更多資訊,請訪問Actel 的網站:www.actel.com。

2007年12月3日 星期一

Accellera推動VHDL改進工作

過去幾年來,在硬體描述語言的問題上,業界的關注焦點都著重在SystemVerilog上,VHDL則幾乎被人們所淡忘。不過,在Accellera標準組織的幫助下,VHDL正悄悄地向前發展。
Accellera主席Shrenik Mehta透露,雖然VHDL版權屬IEEE 1076委員會所有,但Accellera已獲准從事衍生開發工作,並將成果轉交給IEEE進行公開發佈。“IEEE委員會在VHDL上裹足不前,因此我們主動介入,並建立了一個專門委員會來研究如何進一步制訂和完善VHDL標準,”Mehta表示。
Accellera的VHDL技術委員會的工作分兩個階段進行。第一階段涉及將VHDL過程介面(VHPI)標準化。該介面非常類似於Verilog過程介面(VPI),允許用戶導入用C/C++或SystemC等其它語言編寫的模型。第二階段是作一些更為細微的改進。
VHPI的標準化工作保持著相對的獨立性,因為VHDL用戶希望可以儘早使用這一功能,Mehta表示。截至今年6月初,這項工作仍在進行之中。不過,一項VHPI提案已經擺在了Accellera董事會面前,後者定在6月28日舉行的會議上針對接受或放棄VHPI進行投票表決。如果表決通過,下一步就是呈交IEEE進行標準化。
VHPI是一種基於C語言的VHDL過程介面,它允許設計師在具體實現前後對VHDL設計進行近乎完整的存取。它還允許透過調用、數值讀取和升級,以及訊號處理調度,實現與VHDL模擬器的交互作用。VHPI可以與VPI結合以實現混合語言設計存取。由於缺少相關標準,一些VHDL供應商紛紛推出了各自專有的過程介面。
第二階段的工作才一開始便列出了250項要求。在VHDL用戶的幫助下,該技術委員會對這些要求進行了優先等級劃分,並從中選取了約120條作為目標加以實現。而迄今為止,委員會為此共撰寫了約60條語言改進建議。
改進建議中包括:與屬性規格語言(PSL)的整合、知識產權(IP)保護加密、通用封裝、可合成的定點與浮點封裝、字符串格式化,以及多種有助於設計師提高效率的措施。
此外,委員會還在VHDL語言的邏輯運算符中增加單元簡化作業。邏輯算符正取得標準化向量/標量定義。VHDL還將增加層次化、超出範圍的參考機制,因而允許測試平台讀取和增強被測設計內的訊號。
Mehta認為,第二階段的VHDL草案可望在Accellera委員會於6月底舉辦的會議之前完成,在這種情況下,VHPI和第二階段的改進建議同時納入IEEE。
作者:葛立偉

2007年12月2日 星期日

常見邏輯電平標準

現在常用的電平標準有TTL、 CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等,還有一些速度比較高的 LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面簡單介紹一下各自的供電電源、電平標準以及使用注意事項。
TTL:Transistor-Transistor Logic 三極管結構。Vcc:5V;VOH>=2.4V;VOL<=0.5V;VIH>=2V;VIL<=0.8V。因為2.4V與5V之間還有很大空閒,對改善噪聲容限並沒什麼好處,又會白白增大系統功耗,還會影響速度。所以後來就把一部分「砍」掉了。也就是後面的LVTTL。LVTTL又分3.3V、2.5V以及更低電壓的LVTTL(Low Voltage TTL)。
3.3V LVTTL:Vcc:3.3V;VOH>=2.4V;VOL<=0.4V;VIH>=2V;VIL<=0.8V。
2.5V LVTTL:Vcc:2.5V;VOH>=2.0V;VOL<=0.2V;VIH>=1.7V;VIL<=0.7V。更低的LVTTL不常用就先不講了。多用在處理器等高速芯片,使用時查看芯片手冊就OK了。
TTL使用注意:TTL電平一般過沖都會比較嚴重,可能在始端串22歐或33歐電阻; TTL電平輸入腳懸空時是內部認為是高電平。要下拉的話應用1k以下電阻下拉。TTL輸出不能驅動CMOS輸入。
CMOS:Complementary Metal Oxide Semiconductor PMOS+NMOS。Vcc:5V;VOH>=4.45V;VOL<=0.5V;VIH>=3.5V;VIL<=1.5V。相對TTL有了更大的噪聲容限,輸入阻抗遠大於TTL輸入阻抗。對應3.3V LVTTL,出現了LVCMOS,可以與3.3V的LVTTL直接相互驅動。
3.3V LVCMOS:Vcc:3.3V;VOH>=3.2V;VOL<=0.1V;VIH>=2.0V;VIL<=0.7V。
2.5V LVCMOS:Vcc:2.5V;VOH>=2V;VOL<=0.1V;VIH>=1.7V;VIL<=0.7V。
CMOS使用注意:CMOS結構內部寄生有可控矽結構,當輸入或輸入管腳高於VCC一定值(比如一些芯片是0.7V)時,電流足夠大的話,可能引起閂鎖效應,導致芯片的燒燬。
ECL:Emitter Coupled Logic 發射極耦合邏輯電路(差分結構)
Vcc=0V;Vee:-5.2V;VOH=-0.88V;VOL=-1.72V;VIH=-1.24V;VIL=-1.36V。速度快,驅動能力強,噪聲小,很容易達到幾百M的應用。但是功耗大,需要負電源。為簡化電源,出現了PECL(ECL結構,改用正電壓供電)和LVPECL。PECL:Pseudo/Positive ECLVcc=5V;VOH=4.12V;VOL=3.28V;VIH=3.78V;VIL=3.64V
LVPELC:Low Voltage PECLVcc=3.3V;VOH=2.42V;VOL=1.58V;VIH=2.06V;VIL=1.94V
ECL、 PECL、LVPECL使用注意:不同電平不能直接驅動。中間可用交流耦合、電阻網絡或專用芯片進行轉換。以上三種均為射隨輸出結構,必須有電阻拉到一個直流偏置電壓。(如多用於時鐘的LVPECL:直流匹配時用130歐上拉,同時用82歐下拉;交流匹配時用82歐上拉,同時用130歐下拉。但兩種方式工作後直流電平都在1.95V左右。)
前面的電平標準擺幅都比較大,為降低電磁輻射,同時提高開關速度又推出LVDS電平標準。LVDS:Low Voltage Differential Signaling差分對輸入輸出,內部有一個恆流源3.5-4mA,在差分線上改變方向來表示0和1。通過外部的100歐匹配電阻(並在差分線上靠近接收端)轉換為±350mV的差分電平。LVDS使用注意:可以達到600M以上,PCB要求較高,差分線要求嚴格等長,差最好不超過10mil(0.25mm)。100歐電阻離接收端距離不能超過500mil,最好控制在300mil以內。下面的電平用的可能不是很多,篇幅關係,只簡單做一下介紹。如果感興趣的話可以聯繫我。
CML:是內部做好匹配的一種電路,不需再進行匹配。三極管結構,也是差分線,速度能達到3G以上。只能點對點傳輸。
GTL:類似CMOS的一種結構,輸入為比較器結構,比較器一端接參考電平,另一端接輸入信號。1.2V電源供電。Vcc=1.2V;VOH>=1.1V;VOL<=0.4V;VIH>=0.85V;VIL<=0.75VPGTL/GTL+:Vcc=1.5V;VOH>=1.4V;VOL<=0.46V;VIH>=1.2V;VIL<=0.8V
HSTL 是主要用於QDR存儲器的一種電平標準:一般有V¬CCIO=1.8V和V¬¬CCIO= 1.5V。和上面的GTL相似,輸入為輸入為比較器結構,比較器一端接參考電平(VCCIO/2),另一端接輸入信號。對參考電平要求比較高(1%精度)。SSTL主要用於DDR存儲器。和HSTL基本相同。V¬¬CCIO=2.5V,輸入為輸入為比較器結構,比較器一端接參考電平1.25V,另一端接輸入信號。對參考電平要求比較高(1%精度)。HSTL和SSTL大多用在300M以下。
RS232和RS485基本和大家比較熟了,只簡單提一下:RS232採用±12-15V供電,我們電腦後面的串口即為RS232標準。+12V表示0,-12V表示1。可以用MAX3232等專用芯片轉換,也可以用兩個三極管加一些外圍電路進行反相和電壓匹配。RS485是一種差分結構,相對RS232有更高的抗干擾能力。傳輸距離可以達到上千米。
因為曾經學東西的時候很困難,在網上發帖子求救很難得到響應,很多高手都不願意理。現在有機會學了一些東西。願意拿出來與大家一起分享。現在每天儘可能在 21ic論壇幫人回答兩個問題,每週總結一些經驗教訓和知識供大家分享,做一點力所能及的事。如果有錯的地方講指正。有遺漏的地方可以再找我討論(QQ: 37564275)。共同提高。如果我的帖子對您有幫助的話,請以後幫一下和我們曾經一樣的新手。為新手提供一個很好的學習環境。全國電子工程師團結起來。(下周:高速PCB佈局布線^_^)
引用地址:http://blog.programfan.com/trackback.asp?id=10186

2007年11月29日 星期四

The New "Power-Smart"

Abstract
The next few years will bring great changes in the way our society views the high-tech community. We're in the early stages of a transition that will result in recognition of the electronics industry as a major contributor to the resolution of the world's global warming problems. To date, companies are talking about power reduction initiatives, but more can be done. From the design of "power-smart" chips and systems to the development of industry-wide power efficiency guidelines, the new power paradigm calls for the electronics industry to take responsibility for reducing energy consumption, improving power efficiency and ultimately, reducing greenhouse gasses.
"Power" in a Changing World
In the 1990s, "power" was discussed in relation to supplying power to a system or providing volts and amps to a PC card. And, for most people, "low power" was about a few power-conscious products that looked good on paper, but often saw little success.
Power in semiconductor devices takes two basic forms: static and dynamic. Static power is consumed when the part is not doing any useful work, while dynamic power is consumed when the device is actively working. Until recently, dynamic power was the dominant source of power consumption. Once helping to manage the dynamic power problem, device supply voltages (VCC) had scaled downward with process shrinks and subsequent lower system voltages, but the days of continued scaling are gone. Additionally, the physics associated with integrated circuits (ICs) on smaller process geometries have dramatically increased power related to leakage. And, with leakage worsening, static power has begun to dominate the power consumption equation as the biggest concern (Figure 1).
Figure 1 illustrates the increasing contribution of static power at shrinking process nodes.
Figure 1: Static Power Significant at 90 nm
Another dramatic change from the 1990s is the proliferation of electronics in our society. Yesterday, we used pen and paper to interact, inform, and communicate. Today, we use electronic devices, such as the Apple iPhone® and Palm Treo™ smart phones. As the trend toward portable electronics continues, the world is less willing to buy equipment, like desktop PCs, that has to be plugged into a wall socket. Wasting nearly half of the power delivered to them and increasing the cost of power, today's desktop PCs are a perfect example of the need for low-power offerings.
Unfortunately, the generation of the electricity required to power electronic systems contributes to a surprisingly high proportion of the greenhouse gasses associated with global warming, a real and serious issue. According to a United Nations report issued in May 2007, the average global temperature will rise by as much as 11°F by the turn of the century, even with an aggressive program aimed at minimizing this rise.
As a result, companies are talking about reducing energy usage across the power continuum—from chips to systems—with the goal of helping to protect the environment. Though environmentally friendly steps have been taken, such as lead-free initiatives and RoHS compliance, the electronics industry has not adequately addressed the power issue. And, whereas the presence of small quantities of lead in electronics devices does indeed present a problem, its scope is minimal compared to the disastrous effects that could come if we fail to control global warming.
For example, it is interesting to note that no Environmental Protection Agency (EPA) Energy Star® guidelines exist for semiconductors to date. Though these semiconductor products directly contribute to the power efficiency and management of Energy Star-rated products, the industry has not yet rallied around an approach to benchmarking power efficiency for "low-power" ICs. Well-conceived requirements for semiconductors would enable boards, systems, and end products to minimize energy consumption, improve power efficiency, and reduce greenhouse gasses.
Certainly, a part of the solution to the problem lies in the hands of the electronics industry. With today's power-smart technologies, more can be done. Taking responsibility is mandatory—no longer a choice. The new "power" means a coordinated attack on power consumption—from chips to systems.
Power-Smart Chips
Designers of portable, battery-powered equipment are faced with a daunting challenge—insatiable consumer demand for smaller, cheaper, feature-rich portable devices with longer battery lives, lower cost, and short time to market. The longer the battery life, the lower the cost of ownership for consumers. If the battery life of a smart phone is good for six hours, and if lithium ion batteries typically support 300–500 recharge cycles before a "costly" battery replacement is required, would not these devices be even more attractive if the battery life was extended beyond six hours to weeks or months?
Designers have traditionally relied on application-specific integrated circuits (ASICs) to support the low power consumption that portable designers require. But ASICs come with their own baggage, namely expensive mask sets and longer time to market. Alternatively, programmable logic solutions, particularly those based on SRAM technology, have provided the shortened time to market but with inherently high static power consumption. In fact, some of today's "low-power" field-programmable gate arrays (FPGAs) and complex programmable logic devices (CPLDs) draw upwards of 30 mA, which is often an order of magnitude or two higher than typical battery-operated applications can tolerate.
SRAM-based devices also experience power surges at startup that can cause battery drain or possible system-initialization failures. Compounding the issue further, each process node shrink means additional static power consumption for transistor-heavy, SRAM-based FPGAs. This is due to worsening problems like quantum tunneling and sub-threshold leakage, which create real challenges for devices targeted to portable applications. The power problem becomes further confused when considering new SRAM-based solutions that utilize flash technology to program the chip's SRAM architecture. Though marketed as flash-based devices, these solutions must add additional circuitry to the already power-hungry SRAM FPGA fabric.
Fortunately, "true flash" programmable logic technologies exist. Because nonvolatile, flash-based FPGAs do not use millions of power-hungry SRAM configuration bit cells, they have significantly lower static power than SRAM-based solutions, making them ideal for low-power applications. In fact, some available flashbased FPGAs have been designed expressly for low-power applications. With static power as low as 5 µW, these FPGAs deliver more complexity and features with four times lower static power and as much as five times longer battery life in portable applications than CPLDs.
Compared with today's "low-power" best-of-breed, SRAM-based FPGAs, Actel's flash-based IGLOO™ FPGAs deliver between 100 and 1,000 times improvement in power reduction. The two to three orders of magnitude lower static power consumption can translate into weeks and months of standby battery life. For designers of battery-operated portable applications, other advantages of flash-based devices include flexible power saving modes with rapid recovery to operation, low dynamic power consumption, and clock management.
Power-smart chips can offer more than low-power consumption. They also can be used to intelligently control and reduce total power consumption in the overall system. For example, the mixed-signal Actel Fusion™ Programmable System Chip (PSC) offers the integration of FPGA logic with other elements used in system management, such as flash, analog, microprocessors, and clock management. This integration enables designers to remove parts from the board, reduce total power consumption and bill-of-materials (BOM) costs, and enable sophisticated power management of the system.
Power-Smart Systems
Generally, when designing a system, a power goal is set. Often, however, if the designer "approximately" meets this specification, little additional effort is expended to improve the design, leaving watts on the table. Because electronic systems are sold by the hundreds of millions, a few watts of inefficiency in each system eventually translates into staggering amounts of resources being consumed unnecessarily, which ultimately has a detrimental impact on the environmental. Unfortunately, there is usually no easy way to track power down to the individual components or voltage rails, making the job of removing all unnecessary power from devices a difficult task. There is also rarely a way to measure voltages, currents, and temperatures when the system is in operation, which complicates the ability to recognize when things are going badly.
The proliferation of new standards, such as Advanced Telecommunications Computer Architecture (ATCA), MicroTCA, and Intelligent Platform Management Interface (IPMI), prove that the world needs and wants system and enterprise-level power management. These applications require the ability to measure voltages, currents, and temperature in real time and recognize problems; the ability to log and communicate this data; and the ability to take corrective action when appropriate. After all, knowing that a power supply is providing more current than it should or that the board temperature is higher than it should be is not helpful unless steps can be taken to correct it.
System management has historically required multi-chip solutions. With as many as 10–15 extra chips, these designs cost money, consume valuable board space, and burn additional power, which means that the "solution" to the problem is not a solution at all. Multi-chip solutions also require substantial engineering resources, which are often a scarce commodity. And yet, despite these significant costs, the industry has put little effort forth into being smarter about managing and controlling system power.
Recognizing that "one-size-fits-all" is one of the world's greatest lies, it seems clear that a field programmable solution is called for. A flash-based, single-chip, field-programmable device implementation is the best approach for creating a simple and inexpensive system management solution. Already available off the shelf, these live-at-power-up solutions reduce component count and enable system power management. Because they are field-programmable, these flexible devices also allow the easy adaptation to the unique needs and changing demands of the project, the system, the board, and the engineer. Further reducing engineering resource requirements, Actel’s nonvolatile, mixed-signal Fusion PSCs are complete solutions and include both software and hardware.
Additionally, by integrating necessary housekeeping functions, such as boot up and power supply sequencing, with the power management functionality, system costs are improved. Building power-smart systems costs less upfront and saves significant operating costs. Since each watt that is saved reduces system operating costs by one to two dollars per year, the deployment of cost-effective power management solutions at the enterprise level can save staggering amounts of energy, huge amounts of money, and, more importantly, reap significant benefits on our environment.
A Power-Smart Example
Today, electric motors are used in nearly everything—from elevators to home appliances. In 2005, the US consumed 4,055 billion kWh of electrical power. More than 50 percent of this power was used in electric motors, translating into a staggering 2000 billion kWh. Unfortunately, many of the motors currently in use are inefficient and waste a substantial amount of the power they consume.
With technology improvements in semiconductor processes and integration, mixed-signal FPGAs are emerging as an important alternative for motor control implementation. These highly integrated, flexible platforms offer the bulk of the resources needed for motor control on a single, low-cost device. Using FPGAs in lieu of fixed logic gives designers the flexibility to implement the most efficient design for their application, and the ability to use the same device across a range of motor applications.
The efficiency of small AC motors can be as low as 50 percent. While motor efficiency improves to more than 90 percent as motor size increases, there is still opportunity to improve efficiency and reduce energy consumption. By adding intelligent load matching or variable speed control, the power efficiency of electricmotors across the full range can be increased. With a reprogrammable, mixed-signal FPGA and a soft optimized microprocessor, such as the ARM7™ or the ARM® Cortex-M1 processor, this can be accomplished for a range of motor types at a cost attractive for most applications. In fact, coupled with best practices, this combination can result in motor efficiencies approaching 95 percent and, when implemented broadly, could result in annual reduction in U.S. energy consumption of as much as 300 billion kWh, saving billions of dollars and reducing greenhouse gasses by more than 180 million metric tons.
The combination of a reprogrammable, mixed-signal solution and an ARM Cortex-M1 soft microprocessor can improve motor efficiencies, reduce energy consumption, save billions of dollars, and minimize greenhouse gas emissions (Figure 2).
Figure 2: Power Savings from AC Motor Control Using Mixed-Signal FPGAs
Conclusion
Over the last two decades, the concept of power has greatly changed. Simultaneously, different types of electronic systems have proliferated. Tragically, the generation of the electricity required to power these electronic systems contributes to a surprisingly high fraction of the greenhouse gasses associated with global warming.
Though companies are talking about reducing energy usage to help protect the environment, more can be done. Whether the design of power-smart chips and systems or the development of industry-wide power efficiency guidelines, the new power paradigm calls for the electronics industry to take responsibility for reducing energy consumption, improving power efficiency and ultimately, reducing greenhouse gasses.
November 29, 2007

2007年11月27日 星期二

Actel 推出業界首款用於可編程邏輯器件的4x4 mm封裝

(技術新聞, 11 月 23 日 2007 年)
Actel公司宣佈為其低功耗5µW IGLOO現場可編程閘陣列 (FGPA) 推出焊球間距僅為0.4mm的4mm封裝,是目前市場上體積最小的可編程邏輯器件封裝,為業界發展奠下了重要的里程碑。全新封裝的Actel器件與其現有小型8x8 mm 和 5x5 mm封裝相輔相成,與其它競爭的可編程邏輯產品相比,新封裝器件可為設計人員帶來4倍更高的密度、3倍更多的I/O,以及減小尺寸達36%。這款新的IGLOO FPGA比玉米粒還要小,是智慧型電話、可攜式媒體播放機、安全行動通信設備、遙控感測器、保安鏡頭和可攜式醫療設備等功耗敏感及空間受限的掌上型設備的理想解決方案。Actel公司董事總經理兼總裁 John East表示:“今天,設計人員需要小型封裝的超低功耗器件、功率最佳化的設計工具,以及相輔相成的IP解決方案以創建成功的可攜式應用。Actel將針對這些領域而繼續進行研發創新,為可編程設計邏輯器件行業建立新的標準。隨著Actel不斷向前發展,我們將繼續致力於解決可攜式產品設計人員所面臨的獨特挑戰,尤其是在功率效率和功率管理所需的輔助性技術方面。我們期望一提到功耗時,設計人員就會立即想到Actel。”4x4封裝系列的首款器件是30,000門的IGLOO AGL030。較之於其它競爭產品,這款IGLOO FPGA的靜態功耗只是其二百分之一,而電池壽命可延長超過10倍。此外,Actel還提供採用接腳相容8x8 mm 及 5x5 mm封裝功能豐富的IGLOO系列器件,可以實現封裝之間的移植。4x4mm器件帶有板上 快閃記憶體、66個使用者I/O和超過192個等效巨集單元。IGLOO支援獨有的低功耗狀態,如Actel的創新Flash*Freeze模式,能夠停止時鐘,讓I/O進入已知狀態,並大大降低功耗,又同時保存SRAM和寄存器的狀態。在單個引腳的控制下,IGLOO器件能在1μs之內進入或退出Flash*Freeze模式,從而迅速及簡便地實現系統的大幅節能。價格及供貨採用4x4 mm 封裝的IGLOO AGL030器件將於12月提供樣品,並計畫於2008年第一季投入量產。

Actel將FPGA應用延伸至Airbus商用客機

Actel日前表示,其現場可編程閘陣列(FPGA)和矽智財權(IP)核心模組已開始應用在Airbus A380商用客機中。據表示,目前Actel共有超過700個ProASIC Plus和SX-A FPGA被設計到飛行電腦;引擎控制和監控;煞車系統;安全警報系統;機艙空氣調節及增壓;以及駕駛員座艙顯示等應用中。
此外,Actel的Core10/100 IP模組、乙太網路媒體存取控制器和ProASIC Plus FPGA也被應用在A380客機的Avionics Full-Duplex Switched Ethernet (AFDX)通信鏈路中。A380甫於4月完成試飛,Actel表示,其元件將有助於A380實現於2006年前開始運載乘客的服務目標。
Actel以Flash為基礎的ProASIC Plus元件是單晶片的通電即行解決方案,具有高性能和低功耗特性,再結合非揮發性和系統內可編程功能。以反熔絲為基礎的SX-A系列FPGA是高度安全的單晶片解決方案,兼具高速度和低功耗特性。
與以SRAM為基礎的FPGA不同,Actel的ProASIC Plus和SX-A元件具有免除因來自太空之中子引起的韌體錯誤之免疫能力,並且無需特殊之減緩輻射技術。當來自太空之高能量中子進入SRAM FPGA用於配置的SRAM儲存單元時,極有可能會引起功能故障,造成元件以不可預知的方式運作。這對於航空應用而言,是非常不利的。
Core10/100 IP模組支援10/100Mbps全雙工和半雙工運作。在Airbus A380中,IP核心被使用在引擎控制監控下翼(down-wing)應用的AFDX通信鏈路。這項富挑戰性的應用需要嚴格的溫度性能和韌體錯誤抵抗性。Actel的ProASIC Plus FPGA和Core10/100 IP模組可提供可靠的高性能解決方案,並且具有保證服務。

2007年11月26日 星期一

美國Actel上市4mm×4mm封裝的低耗電FPGA


【日經BP社報導】

右側為此次的封裝。Actel提供  美國Actel宣佈,將上市該公司低耗電FPGA“IGLOO”系列的3萬門規模產品“AGL030”,採用4mm×4mm的小型封裝。此前最小的封裝是5mm×5mm。   Actel表示,通過採用此次的封裝(錫球間距為0.4mm),與競爭產品相比,集成度為4倍,I/O數為3倍、尺寸縮小36%。IGLOO為程式元件使用快閃記憶體的的FPGA,待機時功耗只有競爭產品的1/200。   4mm×4mm封裝的“IGLOO AGL030”配備了66條用戶I/O和192個宏單元。預定07年12月開始樣品供貨,08年第一季度開始量產。(記者:小島 郁太郎)

明導科技與MathWorks聯手進行FPGA設計

【日經BP社報導】 美國明導科技(Mentor Graphics Corp.)與美國The MathWorks在FPGA設計領域展開了合作(英文發佈資料)。   合作的具體內容是確認MathWorks的“Simulink HDL Coder”輸出的HDL代碼可輸入到明導科技的FPGA用邏輯合成工具“Precision Synthesis”中去,併為此開發了組合兩產品的工藝流程。Simulink HDL Coder是MathWorks開發的信號處理系統設計驗證工具“Simulink”的選項功能,可將Simulink的設計結果以週期精確級(Cycle Accurate)轉變為可進行邏輯合成的RTL Verilog-HDL HDL代碼。另外,支援此次設計流程的Precision Synthesis為2006a之後的版本。(記者:小島 郁太郎)


Mentor Graphics Announces an Optimized FPGA Design Flow Between Precision Synthesis and MathWorks Simulink HDL Coder
WILSONVILLE, Ore., November 15, 2007 – Mentor Graphics Corporation (NASDAQ: MENT) today announced support for hardware description language (HDL) generated by MathWorks Simulink HDL Coder in the Mentor Graphics Precision® suite of advanced synthesis products. This capability enables mutual customers to transfer VHDL and Verilog generated by Simulink HDL Coder into the Precision Synthesis tool directly to generate an optimized netlist implementation for field programmable gate array (FPGA) designs. All mutual customers using Precision 2006a release or newer with Simulink HDL Coder can benefit from this flow, which will improve the productivity of FPGA design synthesis.
The MathWorks and Mentor Graphics have collaborated on this flow to assure interoperability. Simulink HDL Coder generates bit-true, cycle-accurate, synthesizable Verilog and VHDL code from Simulink models, Embedded MATLAB code, and Stateflow charts.
「Simulink HDL Coder and Precision Synthesis provide a rapid path from Simulink models to FPGA implementation,」 said Ken Karnofsky, director of marketing, Signal Processing and Communications for MathWorks. 「We are pleased to offer a workflow that leverages the capabilities of Mentor's advanced FPGA synthesis products.」
「This integrated flow with Simulink HDL Coder and Precision Synthesis benefits our mutual customers,」 said Daniel Platzker, product line director of FPGA Synthesis at Mentor Graphics Design Creation and Synthesis division. 「Both are industry-leading tools that support a vendor-independent design methodology, and this integrated flow significantly shortens the time-to-market of FPGA designs.」
Precision Synthesis: The Centerpiece of Mentor Graphics FPGA Flow The Precision Synthesis tool is the industry's most comprehensive vendor-independent solution for FPGA design, and it is the only synthesis tool which offers true push button multi-vendor physical synthesis. With comprehensive language support, including SystemVerilog, an advanced ASIC prototyping flow, and automatic incremental synthesis, the Precision Synthesis tool is uniquely suited to handle today's high-end FPGAs designs. The Precision Synthesis tool features award-winning design analysis, allowing designers to cross-probe between multiple views and perform interactive static timing "what-if" analyses. The Precision Synthesis tool reduces design iterations and enables faster, more predictable completion of designs, while delivering a high quality of results.
Precision Synthesis is available at a starting price of $20,200 (USD). For additional product information, go to the company website: http://www.mentor.com/fpga , contact a local Mentor Graphics sales office, or call 1-800-547-3000 for specific product and pricing details.
About Mentor Graphics Mentor Graphics Corporation (Nasdaq: MENT) is a world leader in electronic hardware and software design solutions, providing products, consulting services and award-winning support for the world's most successful electronics and semiconductor companies. Established in 1981, the company reported revenues over the last 12 months of over $825 million and employs approximately 4,300 people worldwide. Corporate headquarters are located at 8005 S.W. Boeckman Road, Wilsonville, Oregon 97070-7777. World Wide Web site: http://www.mentor.com/.

Mentor Graphics and Precision are registered trademarks of Mentor Graphics Corporation. All other company or product names are the registered trademarks or trademarks of their respective owners.

Actel推4×4mm封裝IGLOO FPGA

Actel推4×4mm封裝IGLOO FPGA上網時間 : 2007年11月26日
Actel宣佈為其低功耗5μW IGLOO現場可程式閘陣列(FGPA),推出焊球間距僅為0.4mm的4mm封裝產品。全新封裝的Actel元件與其現有小型8×8mm和5×5mm封裝相輔相成,號稱可為設計人員帶來高4倍的密度、3倍的I/O,以及減少尺寸達36%。
新款IGLOO FPGA尺寸號稱比玉米粒還要小,適合智慧手機、可攜式媒體播放器、安全行動通訊設備、遙控感測器、保全鏡頭和可攜式醫療設備等,對功耗敏感及電路空間有限的手持式設備應用。首款4×4封裝系列元件是3萬閘的IGLOO AGL030;Actel表示,這款IGLOO FPGA的靜態功耗極低,可延長電池壽命超過10倍。
此外,Actel還提供採用接腳相容8×8mm及5×5mm封裝的IGLOO系列元件,可以實現封裝之間的移植。4×4mm元件支援板上 Flash記憶體、66個用戶I/O和超過192個的等效宏單元。IGLOO支援獨有的低功耗狀態,比如Actel的創新Flash*Freeze模式,能夠停止時脈,讓I/O進入已知狀態,顯著降低功耗,同時保存SRAM和暫存器的現有狀態。
在單個接腳的控制之下,IGLOO元件能在1μs之內進入或退出Flash*Freeze模式,因而迅速及簡便地實現系統的大幅節能。採用4×4mm封裝的IGLOO AGL030元件將於12月提供樣品,計劃於2008年第一季投入量產。