Altera稍早前推出了內含340K邏輯單元(LE)容量的Stratix III系列FPGA──EP3SL340，採用65奈米製程，可支援DDR3記憶體，介面速率超過1,067Mbps，並具備低功耗特性，適用於通訊、電腦、儲存以及軍事和航太等領域。
Stratix III EP3SL340 FPGA比競爭大容量FPGA性能高出25%，採用Altera的可編程功率消耗技術，將功耗降低了29%。其DDR3記憶體介面速率超過 1,067Mbps，記憶體性能比競爭FPGA方案高出33%。利用340K LE、17Mbits嵌入式記憶體以及575個18 x 18乘法器，能大幅提升系統功能。
Altera表示，Stratix III FPGA能夠和Altera Quartus II設計軟體結合，以大幅縮短編譯時間，更迅速地完成整體時序逼近。利用這一性能，透過Quartus II軟體的高階佈局佈線演算法，高階設計工程師現在能更快地將產品推向市場。
NXP已將Altera的FPGA整合到其原型開發平台中。據NXP半導體資深系統和應用工程師Heiko Ruhlemann表示，在投產之前，硬體和軟體工程師利用NXP原型開發平台在真實條件下對設計進行測試，將可降低設計成本，縮短產品問世時間。而透過早期試用計劃與Altera密切合作，NXP能將EP3SL340無縫整合到NXP原型開發平台中。目前NXP和Philips的幾個業務單位如消費、醫療和照明均採用了NXP原型開發系統。
2008年1月24日 星期四
以MCU業務為核心 Renesas積極擴展市場版圖
瑞薩科技(Renesas)是由合併日立公司與三菱公司半導體部門，在2003年所成立的公司。根據IC Insights的數據指出，瑞薩於2006年的營收規模79億美元，名列為全球第八大的半導體公司。同時，在微控制器(MCU)市場，瑞薩的市佔率為23%，全球第一。這間以MCU為核心業務的業者，面對此一前景看好、但競爭者眾的市場，將如何維持競爭優勢，以穩固其領先地位？
瑞薩科技的會長暨CEO伊藤達(Satoru Ito)，自1970年進入日立公司以來，已在半導體領域累積了超過三十年的豐富資歷，而在2005接任瑞薩執行長一職後，他更是積極的帶領這家公司向前邁進。日前在接受《電子工程專輯》的專訪時，伊藤達詳細闡述了瑞薩科技的發展策略，以及他對市場的看法。
請介紹一下目前瑞薩MCU產品的情況，以及身為全球最大的MCU業者，為了保持此一領先地位，您採取的策略是什麼？
MCU是一項應用非常廣泛的產品，幾乎可以用無所不在來形容。也因此，就策略上來說，我們也亦必須提供完整的產品組合，以因應客戶各種不同的需求。就產品來看，我們從低階的4位元、一直到8 /16/32位元產品都涵蓋在內。
目前8位元的Tiny系列、以及16位元CISC-based MCU、32位元的RISC-based SuperH是我們的主力產品，不管從效能、內建快閃記憶體設計、處理器架構等各方面來看，這三項產品都非常有競爭力。同時，16位元MCU是目前佔我們出貨量最多的一項產品。
此外，由於瑞薩是由日立與三菱合併組成的，目前我們的H8系列產品是源自於日立，而M16C/M32C系列是源自於三菱，在做法上，我們致力於維持這兩個產品線能相互互補，以發揮最大的綜效。
而以營收分佈來看，目前MCU與系統解決方案各佔我們35%的營收，其餘分別是通用產品佔20%、其他產品佔10%。而以應用市場來看，行動通訊、個人電腦/多媒體、以及汽車電子共佔65%，其他領域則為35%。也就是說，我們以MCU產品為核心，但鎖定這三大應用市場，開發出完整的系統解決方案，以擴大業務範圍。
針對32位元市場，目前已有許多業者藉由採用ARM或MIPS的核心推出MCU產品，強調可利用現有的軟體生態系統，此趨勢對瑞薩這種採用專屬架構的業者有何影響？您會考慮推出ARM或MIPS核心的產品嗎？
我們已有15年發展內建快閃記憶體MCU產品的歷史，擁有廣大的客戶基礎，也已經建構了完善的第三方軟體、開發套件生態系統。對客戶來說，軟體的重複使用是其重要考量，而我們也會持續開發更多的應用與軟體。市場是很實際的，如果我們夠好，自然會有第三方業者願意與我們合作開發軟體方案，如果我們不好，自然也得不到其他業者的支援。而目前，以我們的廣泛市佔率來看，我們並沒有生態系統建構不足的問題。
ARM核心是很好的產品，我們在3G Genesis手機方案中，也有採用ARM核心來進行SoC的設計。但是，在MCU產品線，我們仍會專注於開發專屬架構，沒有採用ARM或MIPS核心的計畫。所以說，我們同時是ARM核心的使用者，但同時又與它競爭。
為保障客戶的既有投資，提供相容性MCU產品也是目前一主要趨勢，目前瑞薩的16/32位元MCU並不相容，對此瑞薩有任何新的產品規劃嗎？
我們正在開發新一代的CISC-based MCU架構，可提供16/32位元的相容性。除此之外，新架構可比現有產品提升10倍的效能，而其mw/MHz功耗性能可減少一半，內建快閃記憶體容量最大可達4MB，同時，由於程式碼效率提升，也可使核心大小減少三成。
新產品預計2009年第二季開始送樣，這是我們非常重要的新技術。但為確保客戶的既有投資，並重複使用程式碼，新產品亦可與現有產品相容。不過，我們未來將會以此新產品為主力產品，並在不影響客戶生產的前提下，逐漸將既有的16/32位元CISC-based產品線升級至新架構，而8位元和 32位元RISC-based產品則維持不變。
您認為有哪些新興應用會進一步推動MCU市場在亞洲的成長？
首先，我認為安全方面的應用會有廣泛的需求，以手機為例，在日本利用3G手機作為電子錢包已相當普遍，但為了保護資料，SIM卡中需建置安全機制，這是一個龐大的市場，相信除了日本之外，其他地區也會逐漸採用。此外，電子護照亦是一個新興的安全應用。
另一方面，像是電子電表，目前在印度、中國的成長很快，而對台灣來說，電動自行車、摩托車引擎控制系統、LED照明等，這些都是非常具有成長潛力的新興應用。
目前瑞薩有六成的營收仍來自日本市場，您將如何擴大海外業務的成長？您對台灣與中國的市場策略與業務成長目標為何？
的確，增加海外營收是我們很大的一個挑戰。目前，大中華區佔我們的營收大約是15%，而中國約佔8%，其中還包括從其他地區移轉過去的訂單，也就是說，真正來自當地的營收仍非常有限。我們希望能夠在2010年以前，達到中國營收成長一倍的目標。
在策略上，我們在中國成立了設計中心，也與多家第三方設計公司建立合作關係，希望能針對中國市場需求，提供完整的系統解決方案。目前，主要鎖定的是電視、DVD等應用，主打的產品則為8/16位元低階產品。
此外，我們已在北京和蘇州建立後段封測生產線，最近也重新調整了在中國的業務組織運作，主要目的是要提升我們的成本競爭力，我想這是要在中國市場勝出的重要關鍵。
而針對台灣市場，除了PC之外，我們特別鎖定行動多媒體、數位消費性產品、以及包括醫療、汽車電子等MCU市場。台灣目前在PDA、PND (手持式導航裝置)、數位相機、行動電話等多項領域的出貨量，都已居全球的重要地位，這裡的系統設計活動非常活躍，也是我們非常重要的一個市場。
針對晶片製造，您對目前盛行的輕晶圓廠策略有何看法？瑞薩會朝此方向移轉嗎？
我認為輕晶圓廠是一個概念，並沒有明確的定義，到底怎樣做才是真正的輕晶圓化。就我來看，既然外部有可用的資源與產能，如果能夠更好的運用，使公司自有產能與委外製造能夠有更好的結合與搭配，沒有理由不用外部資源。但我們仍會堅持先進製程與嵌入式快閃記憶體等專屬製程技術自行研發的原則。
目前65奈米、45奈米製程技術的發展情況如何？投產的時程為何？
我們去年十月就已經開始提供65奈米的SH-Mobile G3樣品，預計08年會計年度(08年4月至09年3月)進入量產。至於45奈米，我們是與Matsushita合作開發，預計今年開始提供45奈米的行動SoC產品樣本，09年會計年度進入量產。此外，我們目前正在研發一能夠整合音訊、視訊、多重標準的多媒體SoC平台，便是以45奈米技術為基礎。對我們提供高效能的多媒體技術來說，45奈米技術將是一非常重要的關鍵。至於32奈米，是否會持續與Matsushita合作，目前尚未決定，只能說這是很重要的方案之一。不過，如我所說的，自行開發先進製程技術，將會是我們一貫的策略。
身為全球前十大半導體公司的領導者，您認為工作上最大的挑戰是什麼？
(他笑著說)當然是要讓公司的業績持續成長。近年來，我致力於精簡RD、業務組織，使公司的營運更有效率，也因此，雖然我們之前退出快閃記憶體業務，使公司的營收受到衝擊，但由於SoC、MCU產品的成長，彌補了這一部分的減少，也使得公司的獲利有較佳的表現。但是，老實說，與TI相比，我們的獲利率還是不夠好，這是我們還需要努力的。所以，如何使公司營運績效更佳、獲利能力更好，我想這是我的最大挑戰，但同時這也是我的該做的事。
伊藤 達
現任職位： 株式會社瑞薩科技 會長＆CEO
教育背景：
1968年3月 東京大學工學部物理工學科畢業
1970年3月 東京大學工學院 工學系碩士課程應用物理學專業畢業
個人經歷：
2006年4月 擔任株式會社瑞薩科技 會長&CEO
2003年4月 擔任株式會社瑞薩科技 社長&COO
2000年10月 擔任株式會社日立製作所 理事、日立半導體(美國)公司 會長&CEO
1970年4月 進入株式會社日立製作所
作者： 勾淑婉
相關信息
瑞薩科技的會長暨CEO伊藤達(Satoru Ito)，自1970年進入日立公司以來，已在半導體領域累積了超過三十年的豐富資歷，而在2005接任瑞薩執行長一職後，他更是積極的帶領這家公司向前邁進。日前在接受《電子工程專輯》的專訪時，伊藤達詳細闡述了瑞薩科技的發展策略，以及他對市場的看法。
請介紹一下目前瑞薩MCU產品的情況，以及身為全球最大的MCU業者，為了保持此一領先地位，您採取的策略是什麼？
MCU是一項應用非常廣泛的產品，幾乎可以用無所不在來形容。也因此，就策略上來說，我們也亦必須提供完整的產品組合，以因應客戶各種不同的需求。就產品來看，我們從低階的4位元、一直到8 /16/32位元產品都涵蓋在內。
目前8位元的Tiny系列、以及16位元CISC-based MCU、32位元的RISC-based SuperH是我們的主力產品，不管從效能、內建快閃記憶體設計、處理器架構等各方面來看，這三項產品都非常有競爭力。同時，16位元MCU是目前佔我們出貨量最多的一項產品。
此外，由於瑞薩是由日立與三菱合併組成的，目前我們的H8系列產品是源自於日立，而M16C/M32C系列是源自於三菱，在做法上，我們致力於維持這兩個產品線能相互互補，以發揮最大的綜效。
而以營收分佈來看，目前MCU與系統解決方案各佔我們35%的營收，其餘分別是通用產品佔20%、其他產品佔10%。而以應用市場來看，行動通訊、個人電腦/多媒體、以及汽車電子共佔65%，其他領域則為35%。也就是說，我們以MCU產品為核心，但鎖定這三大應用市場，開發出完整的系統解決方案，以擴大業務範圍。
針對32位元市場，目前已有許多業者藉由採用ARM或MIPS的核心推出MCU產品，強調可利用現有的軟體生態系統，此趨勢對瑞薩這種採用專屬架構的業者有何影響？您會考慮推出ARM或MIPS核心的產品嗎？
我們已有15年發展內建快閃記憶體MCU產品的歷史，擁有廣大的客戶基礎，也已經建構了完善的第三方軟體、開發套件生態系統。對客戶來說，軟體的重複使用是其重要考量，而我們也會持續開發更多的應用與軟體。市場是很實際的，如果我們夠好，自然會有第三方業者願意與我們合作開發軟體方案，如果我們不好，自然也得不到其他業者的支援。而目前，以我們的廣泛市佔率來看，我們並沒有生態系統建構不足的問題。
ARM核心是很好的產品，我們在3G Genesis手機方案中，也有採用ARM核心來進行SoC的設計。但是，在MCU產品線，我們仍會專注於開發專屬架構，沒有採用ARM或MIPS核心的計畫。所以說，我們同時是ARM核心的使用者，但同時又與它競爭。
為保障客戶的既有投資，提供相容性MCU產品也是目前一主要趨勢，目前瑞薩的16/32位元MCU並不相容，對此瑞薩有任何新的產品規劃嗎？
我們正在開發新一代的CISC-based MCU架構，可提供16/32位元的相容性。除此之外，新架構可比現有產品提升10倍的效能，而其mw/MHz功耗性能可減少一半，內建快閃記憶體容量最大可達4MB，同時，由於程式碼效率提升，也可使核心大小減少三成。
新產品預計2009年第二季開始送樣，這是我們非常重要的新技術。但為確保客戶的既有投資，並重複使用程式碼，新產品亦可與現有產品相容。不過，我們未來將會以此新產品為主力產品，並在不影響客戶生產的前提下，逐漸將既有的16/32位元CISC-based產品線升級至新架構，而8位元和 32位元RISC-based產品則維持不變。
您認為有哪些新興應用會進一步推動MCU市場在亞洲的成長？
首先，我認為安全方面的應用會有廣泛的需求，以手機為例，在日本利用3G手機作為電子錢包已相當普遍，但為了保護資料，SIM卡中需建置安全機制，這是一個龐大的市場，相信除了日本之外，其他地區也會逐漸採用。此外，電子護照亦是一個新興的安全應用。
另一方面，像是電子電表，目前在印度、中國的成長很快，而對台灣來說，電動自行車、摩托車引擎控制系統、LED照明等，這些都是非常具有成長潛力的新興應用。
目前瑞薩有六成的營收仍來自日本市場，您將如何擴大海外業務的成長？您對台灣與中國的市場策略與業務成長目標為何？
的確，增加海外營收是我們很大的一個挑戰。目前，大中華區佔我們的營收大約是15%，而中國約佔8%，其中還包括從其他地區移轉過去的訂單，也就是說，真正來自當地的營收仍非常有限。我們希望能夠在2010年以前，達到中國營收成長一倍的目標。
在策略上，我們在中國成立了設計中心，也與多家第三方設計公司建立合作關係，希望能針對中國市場需求，提供完整的系統解決方案。目前，主要鎖定的是電視、DVD等應用，主打的產品則為8/16位元低階產品。
此外，我們已在北京和蘇州建立後段封測生產線，最近也重新調整了在中國的業務組織運作，主要目的是要提升我們的成本競爭力，我想這是要在中國市場勝出的重要關鍵。
而針對台灣市場，除了PC之外，我們特別鎖定行動多媒體、數位消費性產品、以及包括醫療、汽車電子等MCU市場。台灣目前在PDA、PND (手持式導航裝置)、數位相機、行動電話等多項領域的出貨量，都已居全球的重要地位，這裡的系統設計活動非常活躍，也是我們非常重要的一個市場。
針對晶片製造，您對目前盛行的輕晶圓廠策略有何看法？瑞薩會朝此方向移轉嗎？
我認為輕晶圓廠是一個概念，並沒有明確的定義，到底怎樣做才是真正的輕晶圓化。就我來看，既然外部有可用的資源與產能，如果能夠更好的運用，使公司自有產能與委外製造能夠有更好的結合與搭配，沒有理由不用外部資源。但我們仍會堅持先進製程與嵌入式快閃記憶體等專屬製程技術自行研發的原則。
目前65奈米、45奈米製程技術的發展情況如何？投產的時程為何？
我們去年十月就已經開始提供65奈米的SH-Mobile G3樣品，預計08年會計年度(08年4月至09年3月)進入量產。至於45奈米，我們是與Matsushita合作開發，預計今年開始提供45奈米的行動SoC產品樣本，09年會計年度進入量產。此外，我們目前正在研發一能夠整合音訊、視訊、多重標準的多媒體SoC平台，便是以45奈米技術為基礎。對我們提供高效能的多媒體技術來說，45奈米技術將是一非常重要的關鍵。至於32奈米，是否會持續與Matsushita合作，目前尚未決定，只能說這是很重要的方案之一。不過，如我所說的，自行開發先進製程技術，將會是我們一貫的策略。
身為全球前十大半導體公司的領導者，您認為工作上最大的挑戰是什麼？
(他笑著說)當然是要讓公司的業績持續成長。近年來，我致力於精簡RD、業務組織，使公司的營運更有效率，也因此，雖然我們之前退出快閃記憶體業務，使公司的營收受到衝擊，但由於SoC、MCU產品的成長，彌補了這一部分的減少，也使得公司的獲利有較佳的表現。但是，老實說，與TI相比，我們的獲利率還是不夠好，這是我們還需要努力的。所以，如何使公司營運績效更佳、獲利能力更好，我想這是我的最大挑戰，但同時這也是我的該做的事。
伊藤 達
現任職位： 株式會社瑞薩科技 會長＆CEO
教育背景：
1968年3月 東京大學工學部物理工學科畢業
1970年3月 東京大學工學院 工學系碩士課程應用物理學專業畢業
個人經歷：
2006年4月 擔任株式會社瑞薩科技 會長&CEO
2003年4月 擔任株式會社瑞薩科技 社長&COO
2000年10月 擔任株式會社日立製作所 理事、日立半導體(美國)公司 會長&CEO
1970年4月 進入株式會社日立製作所
作者： 勾淑婉
相關信息
另類觀點：你去了CES「動物園」嗎？
美國的拉斯維加斯有些特色會讓人聯想到動物園──街道上游盪的人群、各色人種身穿色彩艷麗的服裝、大庭廣眾之下的野性呼喚…而每年一月的國際消費性電子展(CES)期間，這種感覺都會變得更加強烈──也許是因為一個個的參展攤位更像是動物園景象的關係。
那些參展商都有像是動物園中那些圈養動物的茫然神態，被限制在一個狹小空間內，小得難以保證其身心健康；每個人都看起來精神不濟或毫無生氣…而最糟糕的是，就像是動物園裏的動物一樣，他們看起來都很「不自然」。
所以現在我終於了解，動物園裡的動物要是出現在現實生活會是怎樣。動物園裏面的動物行動遲緩、蓬頭垢面，或者躲在水泥籠子裏呼呼大睡，然而在這個包括Discovery、國家地理頻道、動物星球等播放的節目都已經開始邁向高畫質的時代，我們都曾在電視上飽覽動物們多采多姿的生活──魚鷹俯衝向大海叼起銀魚、然後拍動泛著光芒的翅膀消失在陽光裏；還有北極熊跳進冰洋打算捕捉白鯨…
唉…當我們去動物園時，根本看不到什麼新鮮事物，而CES也是如此。
正如我親眼所見，CES首日是冗長乏味的記者會，而第二天則是「專題演說」，然後第三天、第四天…都差不多；我努力地想著1967年以來消費性電子領域中的新發明…然而這些讓14萬人齊集「Sin City (拉斯維加斯別名)」、引頸期盼的光輝成果，最後僅被歸結為六類家用產品──電話、電視、唱片專輯、高傳真(hi-fi)、照相機與家庭電影？
等等…你可能會說，那GPS怎麼樣？而我的回答是：別傻了！你沒聽過Telstar (通訊衛星)嗎？從第一屆CES以來的41年裏，舊玩意兒都有了新媒介和新技術，他們的“機型外觀”進化了，從類比走向數位，從金屬導線變成了光纖，又變成了無線，但基本上根本就是同樣的東西。
總之就是：電話、電視、唱片專輯、高傳真(hi-fi)、照相機與家庭電影。
消費性電子協會(Consumer Electronics Association)的終身總裁Gary Shapiro，在CES上致開幕辭時即警告說，他那像動物園一樣的產業正面臨絕種的威脅。Shapiro的演說詳述了這種可怕的危險，並表示在他們在能夠遷移到耶誕假期前的「肥沃之土」前，美國國會可望消滅“自由貿易(free trade)”並殺死數以千計的無辜產品。
對此我一笑置之；在2008年的美國掠奪性資本主義(predatory capitalism)世界擔心自由貿易，有點像在全球結婚率最高的國家中、最熱衷結婚的城市裡高唱“捍衛婚姻”。而Shapiro並沒有提到，有不少消費性電子種類已經像是原始生物那樣消失了。
至少有20年了，美國境內沒有生產過一台電視；諸如Samsung和LG等CES參展大廠，過去被視為「低價韓國貨生產商」，但現在他們是最先進HDTV供應商。這讓我想到，如果稍微少一些“自由貿易”，而Shapiro能多努力一點，則Admiral、Zenith和Curtis- Mathes等美國本土廠牌，就不會發出這些過時和愚蠢的言論。
雖然提出了有關絕種與對“自由貿易”的批評，Shapiro在CES的主要任務是炒熱氣氛；他齜牙咧嘴、蹦蹦跳跳，熱情有勁地預告六種“未來重點產品”，並介紹了Bill Gates、Nick Negroponte等業界重量級人物，舉動有點像是嗑了藥似的。
看了一會Shapiro的表演之後，我開始對這個人產生惻隱之心…他看起來確實顯得老了一歲，鬢角的白頭髮多了一點、有些憔悴；也許他也開始厭倦了──厭倦了推銷這些新瓶裝舊酒的技術、老狗變的新把戲？如果他真的倦了，這也是他應得的。
在一場Philips的記者會上，該公司的講者談論有關「使用者體驗」的陳腔濫調，讓我的筆記越記越沒力。他們說希望讓消費者擁有自己的「風格」，而且他們將讓這種風格更智慧、輕薄與「女性化(feminine)」。
避開談論平面電視的像素、解析度等通常較穩當的議題，他們將焦點集中在電視機的設計，並且用了幾張有清涼美女的幻燈片，強調希望消費者看他們家的電視將是一種令人陶醉、且可完全融入的、充滿感情的體驗，並號稱他們的產品擁有「難以置信的獨特設計」。
而我，專心地看了每一張簡報幻燈片，沉浸其中…然後終於從那些清涼照片裡面歸納出了重點，我的筆記本上潦草地寫著：「圓角(round corners)」──這就是一年一度拉斯維加斯大拜拜的盛況；穿著絲襯衫的荷蘭人談論有著圓角的矩形(電視機)，好像他們是花花公子雜誌的創辦人 Hugh Hefner一樣。
而在同時，就像那些在動物園裡的無助動物一樣，沒有人喊出隨著CES一天天過去而逐漸逼近的一個問題──你到底何時要逃出去？
(參考原文： Commentary: Observing the herd at CES)
(本文作者David Benjamin為來往美國與歐洲的小說家、新聞工作者，不定期為美國版EETimes撰寫科技專欄，不過通常是以「反科技」的觀點出發。)
那些參展商都有像是動物園中那些圈養動物的茫然神態，被限制在一個狹小空間內，小得難以保證其身心健康；每個人都看起來精神不濟或毫無生氣…而最糟糕的是，就像是動物園裏的動物一樣，他們看起來都很「不自然」。
所以現在我終於了解，動物園裡的動物要是出現在現實生活會是怎樣。動物園裏面的動物行動遲緩、蓬頭垢面，或者躲在水泥籠子裏呼呼大睡，然而在這個包括Discovery、國家地理頻道、動物星球等播放的節目都已經開始邁向高畫質的時代，我們都曾在電視上飽覽動物們多采多姿的生活──魚鷹俯衝向大海叼起銀魚、然後拍動泛著光芒的翅膀消失在陽光裏；還有北極熊跳進冰洋打算捕捉白鯨…
唉…當我們去動物園時，根本看不到什麼新鮮事物，而CES也是如此。
正如我親眼所見，CES首日是冗長乏味的記者會，而第二天則是「專題演說」，然後第三天、第四天…都差不多；我努力地想著1967年以來消費性電子領域中的新發明…然而這些讓14萬人齊集「Sin City (拉斯維加斯別名)」、引頸期盼的光輝成果，最後僅被歸結為六類家用產品──電話、電視、唱片專輯、高傳真(hi-fi)、照相機與家庭電影？
等等…你可能會說，那GPS怎麼樣？而我的回答是：別傻了！你沒聽過Telstar (通訊衛星)嗎？從第一屆CES以來的41年裏，舊玩意兒都有了新媒介和新技術，他們的“機型外觀”進化了，從類比走向數位，從金屬導線變成了光纖，又變成了無線，但基本上根本就是同樣的東西。
總之就是：電話、電視、唱片專輯、高傳真(hi-fi)、照相機與家庭電影。
消費性電子協會(Consumer Electronics Association)的終身總裁Gary Shapiro，在CES上致開幕辭時即警告說，他那像動物園一樣的產業正面臨絕種的威脅。Shapiro的演說詳述了這種可怕的危險，並表示在他們在能夠遷移到耶誕假期前的「肥沃之土」前，美國國會可望消滅“自由貿易(free trade)”並殺死數以千計的無辜產品。
對此我一笑置之；在2008年的美國掠奪性資本主義(predatory capitalism)世界擔心自由貿易，有點像在全球結婚率最高的國家中、最熱衷結婚的城市裡高唱“捍衛婚姻”。而Shapiro並沒有提到，有不少消費性電子種類已經像是原始生物那樣消失了。
至少有20年了，美國境內沒有生產過一台電視；諸如Samsung和LG等CES參展大廠，過去被視為「低價韓國貨生產商」，但現在他們是最先進HDTV供應商。這讓我想到，如果稍微少一些“自由貿易”，而Shapiro能多努力一點，則Admiral、Zenith和Curtis- Mathes等美國本土廠牌，就不會發出這些過時和愚蠢的言論。
雖然提出了有關絕種與對“自由貿易”的批評，Shapiro在CES的主要任務是炒熱氣氛；他齜牙咧嘴、蹦蹦跳跳，熱情有勁地預告六種“未來重點產品”，並介紹了Bill Gates、Nick Negroponte等業界重量級人物，舉動有點像是嗑了藥似的。
看了一會Shapiro的表演之後，我開始對這個人產生惻隱之心…他看起來確實顯得老了一歲，鬢角的白頭髮多了一點、有些憔悴；也許他也開始厭倦了──厭倦了推銷這些新瓶裝舊酒的技術、老狗變的新把戲？如果他真的倦了，這也是他應得的。
在一場Philips的記者會上，該公司的講者談論有關「使用者體驗」的陳腔濫調，讓我的筆記越記越沒力。他們說希望讓消費者擁有自己的「風格」，而且他們將讓這種風格更智慧、輕薄與「女性化(feminine)」。
避開談論平面電視的像素、解析度等通常較穩當的議題，他們將焦點集中在電視機的設計，並且用了幾張有清涼美女的幻燈片，強調希望消費者看他們家的電視將是一種令人陶醉、且可完全融入的、充滿感情的體驗，並號稱他們的產品擁有「難以置信的獨特設計」。
而我，專心地看了每一張簡報幻燈片，沉浸其中…然後終於從那些清涼照片裡面歸納出了重點，我的筆記本上潦草地寫著：「圓角(round corners)」──這就是一年一度拉斯維加斯大拜拜的盛況；穿著絲襯衫的荷蘭人談論有著圓角的矩形(電視機)，好像他們是花花公子雜誌的創辦人 Hugh Hefner一樣。
而在同時，就像那些在動物園裡的無助動物一樣，沒有人喊出隨著CES一天天過去而逐漸逼近的一個問題──你到底何時要逃出去？
(參考原文： Commentary: Observing the herd at CES)
(本文作者David Benjamin為來往美國與歐洲的小說家、新聞工作者，不定期為美國版EETimes撰寫科技專欄，不過通常是以「反科技」的觀點出發。)
2008年1月21日 星期一
安富利和賽靈思在新加坡高等學院建立第一個可編程邏輯解決方案實驗室 設在共和理工學院的新機構旨在促進當地學生的技朮教育
新加坡, 1月21日 /新華美通/ -- 環球領先電子元件分銷商安富利公司 null 旗下運營機構安富利電子元件部 (Avnet Electronics Marketing) 與全球領先的可編程邏輯解決方案提供商賽靈思公司 null 在新加坡的共和理工學院 (Republic Polytechnic) 設立專門的設計培訓實驗室，為工程專業學生提供動手實驗的機會。
(Logo: null )
該實驗室由賽靈思公司投入資金，安富利電子元件部委派經驗丰富的現場應用工程師教授所有培訓課程，包括為學生和客戶每月舉辦的研討會。學生和教職人員將有機會在實驗室接受不同主題的培訓，參加各種主題研討會，包括各種用戶應用的開發和嵌入式系統設計等。
安富利電子元件部亞洲區高級市場部總監黃昌國先生表示：「安富利認為滿足年青人的教育需求不僅要給他們提供技朮知識，讓他們了解如何以創新精神來解決難題也很重要。共和理工學院的實驗室將為學生提供獨特的機會，助其更全面了解飛速變化的 FPGA 領域的最新技朮創新，讓他們具備必要的實際知識，以應對未來職業生涯中可能遇到的設計挑戰。」
共和理工學院工程學院院長鄺耀振先生 (Fong Yew Chan) 表示：「成立共和理工學院-賽靈思可編程邏輯方案實驗室能為教工和學生提供必要的基本知識，作為他們從事激動人心的開發工作，如數字娛樂系統、便攜式多媒體設備和人機交互設備的硬件加速等領域開發的基礎。我們希望這個實驗室能成為可編程邏輯方案領域一流的實驗室，在學生、教職員工和業界的共同努力下，創造 FPGA 創新應用的新局面。」
安富利電子元件部南亞區總裁林國基 (Keith Lam) 表示：「共和理工學院的技朮教育氛圍，加上戰略合作夥伴賽靈思的全力配合，我們很高興能以我們的專業知識來促進本地學生的技朮教育。」
賽靈思亞太區企業方案營銷經理何建德先生表示：「聯合實驗室將成為共和理工學院‘以問題為中心’教學理念 (problem-based learning) 的完美補充。學生能利用業界領先的芯片和軟件工具來實現數字娛樂應用中實際的音視頻設計項目，從而發展他們的工程技巧。賽靈思作為全球領先的可編程解決方案供應商，致力於以不斷提升的可編程技朮要求來培訓新加坡和全亞洲未來的工程師。」
這是繼安富利電子元件部和賽靈思聯合成功舉辦 X-Fest 全球系列研討會後進行的最新項目。X-Fest 全球系列研討會於2007年在中國啟動，並在全亞洲和美國、歐洲的多個城市舉辦。
安富利電子元件部簡介
安富利電子元件部是安富利公司旗下的運營機構。安富利公司 (NSYE: AVT) 是財富500強企業，總部位於美國鳳凰城，為全球70多個國家的客戶服務，是全球最大的技朮行銷、分銷及服務公司之一，2007財政年度的銷售收入超過156.8億美元。
在全球增長最快的電子市場 -- 亞太地區，安富利電子元件部的地位舉足輕重。公司亞太區總部位於新加坡，在亞洲10個國家設有40多家銷售機構，分銷半導體、互連、無源和機電元件，為原始設備制造商 (OEMs)、電子制造服務 (EMS) 供應商及中小企業等不同客戶服務，提供相關的設計鏈和供應鏈支持。公司網站 null 。
賽靈思簡介
Xilinx 公司是全球可編程邏輯解決方案的領軍廠商。了解更詳細信息，請訪問 null 。
消息來源 安富利電子元件部
【美通社/新加坡】
(Logo: null )
該實驗室由賽靈思公司投入資金，安富利電子元件部委派經驗丰富的現場應用工程師教授所有培訓課程，包括為學生和客戶每月舉辦的研討會。學生和教職人員將有機會在實驗室接受不同主題的培訓，參加各種主題研討會，包括各種用戶應用的開發和嵌入式系統設計等。
安富利電子元件部亞洲區高級市場部總監黃昌國先生表示：「安富利認為滿足年青人的教育需求不僅要給他們提供技朮知識，讓他們了解如何以創新精神來解決難題也很重要。共和理工學院的實驗室將為學生提供獨特的機會，助其更全面了解飛速變化的 FPGA 領域的最新技朮創新，讓他們具備必要的實際知識，以應對未來職業生涯中可能遇到的設計挑戰。」
共和理工學院工程學院院長鄺耀振先生 (Fong Yew Chan) 表示：「成立共和理工學院-賽靈思可編程邏輯方案實驗室能為教工和學生提供必要的基本知識，作為他們從事激動人心的開發工作，如數字娛樂系統、便攜式多媒體設備和人機交互設備的硬件加速等領域開發的基礎。我們希望這個實驗室能成為可編程邏輯方案領域一流的實驗室，在學生、教職員工和業界的共同努力下，創造 FPGA 創新應用的新局面。」
安富利電子元件部南亞區總裁林國基 (Keith Lam) 表示：「共和理工學院的技朮教育氛圍，加上戰略合作夥伴賽靈思的全力配合，我們很高興能以我們的專業知識來促進本地學生的技朮教育。」
賽靈思亞太區企業方案營銷經理何建德先生表示：「聯合實驗室將成為共和理工學院‘以問題為中心’教學理念 (problem-based learning) 的完美補充。學生能利用業界領先的芯片和軟件工具來實現數字娛樂應用中實際的音視頻設計項目，從而發展他們的工程技巧。賽靈思作為全球領先的可編程解決方案供應商，致力於以不斷提升的可編程技朮要求來培訓新加坡和全亞洲未來的工程師。」
這是繼安富利電子元件部和賽靈思聯合成功舉辦 X-Fest 全球系列研討會後進行的最新項目。X-Fest 全球系列研討會於2007年在中國啟動，並在全亞洲和美國、歐洲的多個城市舉辦。
安富利電子元件部簡介
安富利電子元件部是安富利公司旗下的運營機構。安富利公司 (NSYE: AVT) 是財富500強企業，總部位於美國鳳凰城，為全球70多個國家的客戶服務，是全球最大的技朮行銷、分銷及服務公司之一，2007財政年度的銷售收入超過156.8億美元。
在全球增長最快的電子市場 -- 亞太地區，安富利電子元件部的地位舉足輕重。公司亞太區總部位於新加坡，在亞洲10個國家設有40多家銷售機構，分銷半導體、互連、無源和機電元件，為原始設備制造商 (OEMs)、電子制造服務 (EMS) 供應商及中小企業等不同客戶服務，提供相關的設計鏈和供應鏈支持。公司網站 null 。
賽靈思簡介
Xilinx 公司是全球可編程邏輯解決方案的領軍廠商。了解更詳細信息，請訪問 null 。
消息來源 安富利電子元件部
【美通社/新加坡】
08年台灣IC設計業成長趨緩 利基市場值得關注
根據美林證券(Merrill Lynch)日前發佈的研究報告指出，由於缺乏新的殺手級應用，以及受到美國不景氣的影響，今年台灣IC設計產業的成長力道將較去年減緩。預估今年的成長率將從去年的18%，降低為11~12%。但是在包括手機TFT驅動、電源IC、以及低價筆電晶片等領域的發展，仍值得關注。
美林證券指出，去年台灣上市IC設計公司的總營收從2006年的2,480億元台幣上升到2,950億元台幣，年成長率為18%。主要的成長力量來自手機基頻、DTV/STB IC、電源IC，以及PC週邊晶片，因而抵銷了因為PC相關晶片以及消費性晶片(DVD/VCD)需求減緩的影響。
對於今年各市場的展望，美林證券認為，整體PC市場仍會有微幅成長，成長率為12.2%。而在硬體方面，除了WiMax之外，從Intel的藍圖中並未看到許多新的功能，而WiMax在真正起飛前，仍有許多挑戰待克服。至於軟體方面，美林證券並不認為Windows Vista會在今年有顯著成長。
至於手機市場，美林證券預測，今年的成長率將從去年的16.6%下降到12.4%。雖然行動數據服務表現仍然強勁，但這僅會推動高階智慧型手機的需求。美林認為，如果行動電視服務或是定位服務(location-based service)能夠更臻成熟，才有可能刺激換機需求，使手機市場有更顯著的成長。
目前，手機市場的最大變數是中國。針對中國手機市場的發展，美林指出，在聯發科與瑞昱先後調降其獲利預估後，中國宏觀調控措施對市場的影響，正成為一隱憂。此情況可能要等到奧運之前，從屆時的市場需求情形來看，才能對中國今年的市場成長力道做出更正確的判斷。
而在消費性市場方面，美林認為，平面電視仍是焦點，銷售量將持續增加。但是，由於平均售價(ASP)持續下滑，台灣的IC設計公司可能不會因此而受益太多。至於其他的消費性產品，美林表示，目前尚未看到會有強勁成長的產品。像是，由於標準之爭，藍光與HD-DVD應用今年還是可能無法起飛。而在高階玩具方面，今年似乎也沒有太多的新機型開發計畫。
也因此，雖然在缺乏能夠全面推動市場成長的新應用下，但是美林認為，有一些利基型的應用市場仍是值得關注的，而台灣的IC設計公司也有可能因取得市佔率而受惠。這些領域包括：
手機TFT驅動IC：受到來自一線手機客戶，包括Nokia和Motorola的新訂單加持，台灣手機TFT模組公司的市佔率可望在今年成長到超過三成。這對台灣的IC業者來說，應該會是一個好消息。
電源IC：美林認為，來自包括LCD面板、數位相機和網路設備等應用需求，台灣電源IC公司應可獲得更多的市佔率。特別是在 LED驅動IC部分，由於LED背光、照明、顯示等應用的興起，將會帶來更多的商機。而台灣設計業者在這些市場的市佔率仍然不高。美林認為，在未來幾年內，這將是台灣設計業者的很好商機。
低價筆記型電腦IC：由於華碩推出售價在美金400元以下的EeePC，而受到市場歡迎，美林預期其他的PC業者也將會在今年陸續推出類似產品，競逐低價筆電這個市場。而台灣的IC設計業者，由於成本優勢，將能夠受惠於此一趨勢。
儘管對今年的成長持保守態度，但是美林對台灣設計業者的長期成長，仍持正面態度。
美林認為，在2008年之後，包括GPS、SSD(固態硬碟)、PLC(電源線通訊)、BLD(藍光雷射光碟)等應用，都將會從2009年起開始起飛，而台灣業者在這些領域的佈局，可望使台灣IC設計產業會在2009年有更好的表現。
美林證券指出，去年台灣上市IC設計公司的總營收從2006年的2,480億元台幣上升到2,950億元台幣，年成長率為18%。主要的成長力量來自手機基頻、DTV/STB IC、電源IC，以及PC週邊晶片，因而抵銷了因為PC相關晶片以及消費性晶片(DVD/VCD)需求減緩的影響。
對於今年各市場的展望，美林證券認為，整體PC市場仍會有微幅成長，成長率為12.2%。而在硬體方面，除了WiMax之外，從Intel的藍圖中並未看到許多新的功能，而WiMax在真正起飛前，仍有許多挑戰待克服。至於軟體方面，美林證券並不認為Windows Vista會在今年有顯著成長。
至於手機市場，美林證券預測，今年的成長率將從去年的16.6%下降到12.4%。雖然行動數據服務表現仍然強勁，但這僅會推動高階智慧型手機的需求。美林認為，如果行動電視服務或是定位服務(location-based service)能夠更臻成熟，才有可能刺激換機需求，使手機市場有更顯著的成長。
目前，手機市場的最大變數是中國。針對中國手機市場的發展，美林指出，在聯發科與瑞昱先後調降其獲利預估後，中國宏觀調控措施對市場的影響，正成為一隱憂。此情況可能要等到奧運之前，從屆時的市場需求情形來看，才能對中國今年的市場成長力道做出更正確的判斷。
而在消費性市場方面，美林認為，平面電視仍是焦點，銷售量將持續增加。但是，由於平均售價(ASP)持續下滑，台灣的IC設計公司可能不會因此而受益太多。至於其他的消費性產品，美林表示，目前尚未看到會有強勁成長的產品。像是，由於標準之爭，藍光與HD-DVD應用今年還是可能無法起飛。而在高階玩具方面，今年似乎也沒有太多的新機型開發計畫。
也因此，雖然在缺乏能夠全面推動市場成長的新應用下，但是美林認為，有一些利基型的應用市場仍是值得關注的，而台灣的IC設計公司也有可能因取得市佔率而受惠。這些領域包括：
手機TFT驅動IC：受到來自一線手機客戶，包括Nokia和Motorola的新訂單加持，台灣手機TFT模組公司的市佔率可望在今年成長到超過三成。這對台灣的IC業者來說，應該會是一個好消息。
電源IC：美林認為，來自包括LCD面板、數位相機和網路設備等應用需求，台灣電源IC公司應可獲得更多的市佔率。特別是在 LED驅動IC部分，由於LED背光、照明、顯示等應用的興起，將會帶來更多的商機。而台灣設計業者在這些市場的市佔率仍然不高。美林認為，在未來幾年內，這將是台灣設計業者的很好商機。
低價筆記型電腦IC：由於華碩推出售價在美金400元以下的EeePC，而受到市場歡迎，美林預期其他的PC業者也將會在今年陸續推出類似產品，競逐低價筆電這個市場。而台灣的IC設計業者，由於成本優勢，將能夠受惠於此一趨勢。
儘管對今年的成長持保守態度，但是美林對台灣設計業者的長期成長，仍持正面態度。
美林認為，在2008年之後，包括GPS、SSD(固態硬碟)、PLC(電源線通訊)、BLD(藍光雷射光碟)等應用，都將會從2009年起開始起飛，而台灣業者在這些領域的佈局，可望使台灣IC設計產業會在2009年有更好的表現。
Xilinx四款全新Spartan-3A FPGA器件
可編程邏輯器件（PLD）供應商賽靈思公司（Xilinx）宣佈推出其最新的90nm低成本Spartan-3A FPGA器件。針對數字顯示、機頂盒以及無線路由器等應用而優化的這些小封裝器件滿足了業界對更小器件封裝尺寸的需求，為成本極為敏感的消費電子設計提供將更好的支持。
Spartan-3系列平台：低成本消費應用的首選
賽靈思在大批量消費應用領域所取得的成功很大程度上依賴於其Spartan系列的靈活性和成本優勢。Spartan系列自1998年推出以來，營收已經從零份額增長到超過公司總營收的25%。Xilinx Spartan-3系列支持業界最廣泛的I/O標準（26種），結合獨特的電源配置功能和防克隆安全優勢，目前已經成為全球應用最廣泛的低成本FPGA。累積營收超過20億美元。
「賽靈思提供的定製解決方案旨在滿足高速增長的目標市場和應用的需求。」主要市場研究企業iSuppli公司半導體設計首席分析師 Jordan Selburn說，「通過為消費應用設計師提供包括器件、IP和開發板在內的交鑰匙式解決方案，賽靈思公司將在這一高度競爭市場中處於更有利的位置，並獲得進一步發展。」
降低系統成本多達50%
通過提供業界最廣泛的器件封裝選擇、最全面的IP庫（8倍）以及廣泛的成品開發板，賽靈思公司全面的解決方案避免了對額外標準板級器件的需要，因此與競爭FPGA相比，可以使總體系統成本降低多達50%, 外部元器件的減少還可提供系統可靠性。
按需即時節能模式
通過內建的雙電源管理模式，賽靈思Spartan-3 FPGA提供了業界領先的電源管理解決方案，支持即時電源節約，不需要外部器件，如穩壓器、散熱器以及緩衝器等。賽靈思Spartan-3A FPGA在待機模式和睡眠模式下，靜態功耗降低分別高達40%和99%。待機模式將靜態電流降到最低狀態，同時保持所有信息在PFGA器件內。這一模式提供了快速喚醒時間和系統級同步，利用一個喚醒引腳來指示狀態，可編程定時器可用來延遲內部和輸出喚醒狀態，直至系統就緒。
利用獨特的幾乎完全關閉功能，睡眠模式消耗最低的幾乎0mA的靜態功耗。
DeviceDNA技術支持低成本設計安全性
賽靈思Spartan-3A和3AN器件提供獨特的DeviceDNA序列碼。這一永久ID標識碼為硬件和軟件IP提供保護，為設計人員提供了靈活性，使他們可以通過定製算法來實現認證、阻止克隆行為並控制IP激活狀態。與ATM交易類似，卡和引腳組合生成的動態值與存儲數字相比較，用於授權或拒絕交易的進行。
價格和供貨情況
賽靈思公司這次新推出四款Spartan-3A小尺寸器件。現在提供所有四款器件的工程樣品。預計於2008年量產的XC3S50A和XC3S200A（VQ100封裝）價格將分別低於$1.50 和 $3.00。採用FT256 封裝的XC3S700A 和 XC3S1400A價格將低於 $6.00 和 $9.00。所有價格都指在10萬件批量時的單價。
Spartan-3系列平台：低成本消費應用的首選
賽靈思在大批量消費應用領域所取得的成功很大程度上依賴於其Spartan系列的靈活性和成本優勢。Spartan系列自1998年推出以來，營收已經從零份額增長到超過公司總營收的25%。Xilinx Spartan-3系列支持業界最廣泛的I/O標準（26種），結合獨特的電源配置功能和防克隆安全優勢，目前已經成為全球應用最廣泛的低成本FPGA。累積營收超過20億美元。
「賽靈思提供的定製解決方案旨在滿足高速增長的目標市場和應用的需求。」主要市場研究企業iSuppli公司半導體設計首席分析師 Jordan Selburn說，「通過為消費應用設計師提供包括器件、IP和開發板在內的交鑰匙式解決方案，賽靈思公司將在這一高度競爭市場中處於更有利的位置，並獲得進一步發展。」
降低系統成本多達50%
通過提供業界最廣泛的器件封裝選擇、最全面的IP庫（8倍）以及廣泛的成品開發板，賽靈思公司全面的解決方案避免了對額外標準板級器件的需要，因此與競爭FPGA相比，可以使總體系統成本降低多達50%, 外部元器件的減少還可提供系統可靠性。
按需即時節能模式
通過內建的雙電源管理模式，賽靈思Spartan-3 FPGA提供了業界領先的電源管理解決方案，支持即時電源節約，不需要外部器件，如穩壓器、散熱器以及緩衝器等。賽靈思Spartan-3A FPGA在待機模式和睡眠模式下，靜態功耗降低分別高達40%和99%。待機模式將靜態電流降到最低狀態，同時保持所有信息在PFGA器件內。這一模式提供了快速喚醒時間和系統級同步，利用一個喚醒引腳來指示狀態，可編程定時器可用來延遲內部和輸出喚醒狀態，直至系統就緒。
利用獨特的幾乎完全關閉功能，睡眠模式消耗最低的幾乎0mA的靜態功耗。
DeviceDNA技術支持低成本設計安全性
賽靈思Spartan-3A和3AN器件提供獨特的DeviceDNA序列碼。這一永久ID標識碼為硬件和軟件IP提供保護，為設計人員提供了靈活性，使他們可以通過定製算法來實現認證、阻止克隆行為並控制IP激活狀態。與ATM交易類似，卡和引腳組合生成的動態值與存儲數字相比較，用於授權或拒絕交易的進行。
價格和供貨情況
賽靈思公司這次新推出四款Spartan-3A小尺寸器件。現在提供所有四款器件的工程樣品。預計於2008年量產的XC3S50A和XC3S200A（VQ100封裝）價格將分別低於$1.50 和 $3.00。採用FT256 封裝的XC3S700A 和 XC3S1400A價格將低於 $6.00 和 $9.00。所有價格都指在10萬件批量時的單價。
Altera在三洋最新家庭劇院投影機中表現出色
Altera公司宣佈，三洋電子有限公司在其PLV-Z2000 1080p家庭劇院投影機中採用Cyclone® II FPGA和Nios® II嵌入式處理器，進一步提高家庭娛樂系統的影像品質。Altera的FPGA和嵌入式處理器組合方案的高階影像處理功能，使三洋最新款家庭劇院投影機的對比度達到15,000:1。利用Altera的解決方案，三洋等產品創新者提高整合度，實現更具價值的功能。在2008年1月7日至10日舉行的美國拉斯維加斯消費性電子展（CES）上，三洋將展示其PLV-Z2000 1080p家庭劇院投影機。
三洋電子有限公司工程部投影機分部總經理K. Sugimura評論表示：「Altera的FPGA和嵌入式處理器技術提供非常豐富的功能，其性能和內在價值對我們獲得高品質視訊有很大幫助。利用 Altera的解決方案，我們提高PLV-Z2000投影機的整合度，實現更複雜的功能。而且，Altera新的Cyclone III FPGA應用前景廣闊，確保我們能夠在今後的產品中實現品質更好的影像。」
在元件選擇過程中，三洋確定Nios II嵌入式處理器的性能能夠滿足其提高影像品質的需求。Altera解決方案幫助三洋家庭劇院投影機實現色彩更豐富、更逼真的影像，同時提高了對比度和解析度，柔和的影像甚至達到膠片的視覺感受，所提供的7級預設校準功能可適應各種視聽室和環境亮度變化。
透過多項增強功能，包括浮點、硬體加速以及C程式碼函式自動加速等，Nios II嵌入式處理器一直保持在軟式核心處理器領域的性能領先優勢。一家著名市場研究公司在最近的報告中，將Nios II處理器內部核心命名為FPGA業界設計啟動時應用最廣泛的軟式核心處理器。
Altera 產品和公司行銷資深副總裁Danny Biran表示：「我們強大的Cyclone II FPGA和Nios II嵌入式處理器產品組合是設計人員實現高階訊號處理功能，提高其內在價值的最佳途徑。三洋的PLV-Z2000為家庭劇院愛好者提供獨特的娛樂感受，我們非常高興能夠在這款功能豐富的高解析度家庭投影機中發揮重要作用。」
三洋電子有限公司工程部投影機分部總經理K. Sugimura評論表示：「Altera的FPGA和嵌入式處理器技術提供非常豐富的功能，其性能和內在價值對我們獲得高品質視訊有很大幫助。利用 Altera的解決方案，我們提高PLV-Z2000投影機的整合度，實現更複雜的功能。而且，Altera新的Cyclone III FPGA應用前景廣闊，確保我們能夠在今後的產品中實現品質更好的影像。」
在元件選擇過程中，三洋確定Nios II嵌入式處理器的性能能夠滿足其提高影像品質的需求。Altera解決方案幫助三洋家庭劇院投影機實現色彩更豐富、更逼真的影像，同時提高了對比度和解析度，柔和的影像甚至達到膠片的視覺感受，所提供的7級預設校準功能可適應各種視聽室和環境亮度變化。
透過多項增強功能，包括浮點、硬體加速以及C程式碼函式自動加速等，Nios II嵌入式處理器一直保持在軟式核心處理器領域的性能領先優勢。一家著名市場研究公司在最近的報告中，將Nios II處理器內部核心命名為FPGA業界設計啟動時應用最廣泛的軟式核心處理器。
Altera 產品和公司行銷資深副總裁Danny Biran表示：「我們強大的Cyclone II FPGA和Nios II嵌入式處理器產品組合是設計人員實現高階訊號處理功能，提高其內在價值的最佳途徑。三洋的PLV-Z2000為家庭劇院愛好者提供獨特的娛樂感受，我們非常高興能夠在這款功能豐富的高解析度家庭投影機中發揮重要作用。」
Xilinx推出logiCRAFT3車用小型多媒體顯示平台
賽靈思(Xilinx)推出logiCRAFT3小型多媒體顯示開發平台，以賽靈思符合汽車應用標準的低成本Xilinx XA Spartan-3E系列FPGA為基礎。與汽車市場開發系統和IP產品供應商Xylon合作開發的這一平台，提供了高靈活性和可擴展能力，可協助模組設計人員在更為廣泛的車內顯示系統中採用賽靈思XA可程式元件。
目前車內使用的顯示螢幕數量快速增加，例如用於導航、中控面板以及後座娛樂(RSE)系統。此外，混合顯示等應用的出現也進一步刺激了市場成長以及對小型快速開發平台的需求。混合顯示應用合成了類比顯示、LCD/TFT汽車診斷資訊顯示以及用於倒車監控等即時視訊應用的車內相機顯示等。而 logiCRAFT3小型多媒體顯示開發平台提供了一個可配置的解決方案來滿足以上市場需求。
該開發平台結合了低成本和小尺寸XA Spartan-3E FPGA和賽靈思32位元MicroBlaze軟核心微處理器，以及來自Xylon logicBRICKS庫的預配置圖形和顯示控制器IP模組。這一平台還支援Altia圖形化使用者介面(GUI)工具，支援快速開發客製化顯示內容和用戶介面，不需要專門的客製化軟體。
對於後座娛樂系統，logiCRAFT3提供的全面現場可配置環境，可支援開發人員快速因應不斷變化的客戶要求。同時還可以降低佈線複雜性。在資訊娛樂主控板和汽車頭枕之間只需利用簡單的四線(兩對雙絞線)構成的高速串列連接即可完成音訊、視訊、用戶控制資訊和電源的傳輸。
隨著TFT LCD在儀表板中的應用越來越普遍，logiCRAFT3平台還支援2D圖像加速和60幀/秒的顯示速率，支援螢幕元素的平滑轉動。汽車診斷數據可利用 CAN介面傳輸到中控板並顯示。如對於輔助停車這樣的應用來說，連接的相機獲得的影像可以重新適配到任意顯示尺寸/解析度。這些功能對於開發多功能主機也非常有用，此類多功能主機需要選單系統來顯示音訊、導航以及其它娛樂和駕駛資訊。
logiCRAFT3平台是在針對單顯示和遠端顯示應用而最佳化的logiCRAFT2平台基礎上演化而來的。有了logiCRAFT3 平台，可以前所未有地加速設計開發和原型建構。配套的軟體驅動支援Altia GUI開發工具直接生成MicroBlaze 32位元顯示控制器微處理器程式碼，避免了一般影像顯示所需要的手工軟體程式碼編寫工作。同時，Altia生成的程式碼充分利用了可用的2D圖像加速 IP，保證了總體系統性能。
logiCRAFT3開發板從2008年一季開始供貨。
目前車內使用的顯示螢幕數量快速增加，例如用於導航、中控面板以及後座娛樂(RSE)系統。此外，混合顯示等應用的出現也進一步刺激了市場成長以及對小型快速開發平台的需求。混合顯示應用合成了類比顯示、LCD/TFT汽車診斷資訊顯示以及用於倒車監控等即時視訊應用的車內相機顯示等。而 logiCRAFT3小型多媒體顯示開發平台提供了一個可配置的解決方案來滿足以上市場需求。
該開發平台結合了低成本和小尺寸XA Spartan-3E FPGA和賽靈思32位元MicroBlaze軟核心微處理器，以及來自Xylon logicBRICKS庫的預配置圖形和顯示控制器IP模組。這一平台還支援Altia圖形化使用者介面(GUI)工具，支援快速開發客製化顯示內容和用戶介面，不需要專門的客製化軟體。
對於後座娛樂系統，logiCRAFT3提供的全面現場可配置環境，可支援開發人員快速因應不斷變化的客戶要求。同時還可以降低佈線複雜性。在資訊娛樂主控板和汽車頭枕之間只需利用簡單的四線(兩對雙絞線)構成的高速串列連接即可完成音訊、視訊、用戶控制資訊和電源的傳輸。
隨著TFT LCD在儀表板中的應用越來越普遍，logiCRAFT3平台還支援2D圖像加速和60幀/秒的顯示速率，支援螢幕元素的平滑轉動。汽車診斷數據可利用 CAN介面傳輸到中控板並顯示。如對於輔助停車這樣的應用來說，連接的相機獲得的影像可以重新適配到任意顯示尺寸/解析度。這些功能對於開發多功能主機也非常有用，此類多功能主機需要選單系統來顯示音訊、導航以及其它娛樂和駕駛資訊。
logiCRAFT3平台是在針對單顯示和遠端顯示應用而最佳化的logiCRAFT2平台基礎上演化而來的。有了logiCRAFT3 平台，可以前所未有地加速設計開發和原型建構。配套的軟體驅動支援Altia GUI開發工具直接生成MicroBlaze 32位元顯示控制器微處理器程式碼，避免了一般影像顯示所需要的手工軟體程式碼編寫工作。同時，Altia生成的程式碼充分利用了可用的2D圖像加速 IP，保證了總體系統性能。
logiCRAFT3開發板從2008年一季開始供貨。
2008年1月20日 星期日
新興市場快速增長拉動需求，Xiinx佔據汽車FPGA半壁江山
隨著汽車生產商不斷尋求利用高級半導體產品實現產品的差異化，汽車電子市場繼續快速增長。根據市場研究企業Strategy Analytics提供的數據，全球汽車半導體產品市場增長強勁，包括傳感器在內的汽車電子市場產值到2014年將從2007年的188億美元增長為312億美元。賽靈思公司的產品廣泛應用於信息娛樂、車內網絡、駕駛輔助以及信息應用等領域，因此賽靈思公司正在積極響應這一快速增長。根據Frost & Sullivan的研究結果，賽靈思公司目前是汽車市場全球領先的現場可編程陣列（FPGA）產品和複雜可編程邏輯器件供應商（CPLD），佔有52.7%的市場份額。針對汽車電子系統設計用賽靈思產品被客戶廣泛接受的事實，為進一步給客戶提供支持，除了提供專門針對汽車應用需要而優化的FPGA器件以外，賽靈思公司還提供全面的IP、操作系統、軟件和開發板解決方案。
賽靈思汽車（XA）電子產品系列是業界專門針對汽車信息娛樂、網絡、駕駛信息系統和駕駛輔助系統而優化的主要可編程邏輯系列產品。XA系列產品於2004年10月推出，對於範圍廣泛的高級汽車電子應用非常理想。這些應用可以從賽靈思器件的靈活性、可重配置能力以及高級片上資源中受益。正是由於這一點，XA Spartan 產品線（包括Spartan-IIE、Spartan-3以及Spartan-3E）、 XA9500XL和XA CoolRunner-II 系列器件被廣泛應用於當今的眾多汽車產品之中。賽靈思XA系列FPGA和CPLD同時包括I-Grade (-40oC至100oC Tj) 和 Q- Grade (-40oC對125oC Tj) 器件，支持汽車行業所需要的擴展工作溫度範圍。
在滿足汽車行業的生產工藝和質量認證標準方面，賽靈思是PLD行業的領導廠商。通過持續改進以及致力於滿足業界質量標準認證所需要的嚴格要求，賽靈思公司不斷提高產品質量水平。目前，賽靈思公司是同時通過 ISO-9001, ISO-14001 和 ISO/TS16949認證的最大PLD供應商。賽靈思公司還在業界率先提供了通過汽車電子協會AEC-Q100質量標準的全線FPGA和CPLD產品，同時還是AEC器件技術委員會的活躍成員。
2008年1月，賽靈思公司推出新的汽車應用XA Spartan-3A 系列和XA Spartan-3A DSP FPGA，進一步擴展其XA產品線，從而再次顯示了其對汽車行業的承諾。這些新推出的器件為信息娛樂、混合集群以及汽車輔助駕駛系統的開發帶來了大I/O 邏輯比和大帶寬數字信號處理（DSP）領域優化解決方案，以及相應的低功耗和高級設計安全性優點。
XA Spartan-3A FPGA提供了最高的I/O邏輯單元比，以及廣泛的連接功能支持，對於I/O密集的顯示和LED背光應用提供了終極靈活性和可擴展能力。XA Spartan-3A DSP 器件增加了更多邏輯、存儲器和XtremeDSP邏輯片，提供了比任何其它低成本PLD器件更高的原始DSP吞吐能力，其並行處理能力在汽車電子領域真正是前所未有。XA產品線中增加這兩個系列產品為TFT顯示、圖像和視頻處理以及車內網絡等汽車應用提供了基於FPGA的優化解決方案。
除了提供專門針對汽車市場而優化的半導體器件以外，賽靈思公司及其聯盟合作夥伴還提供了針對汽車設計特殊需要的全面IP解決方案。一些標準IP內核提供了流行的數字信號處理（DSP）功能、處理器和外設以及存儲器功能。全面的處理、外設和功能IP列表，請訪問 www.xilinx.com/ipcenter/
賽靈思還與合作夥伴合作，為汽車網絡和多媒體應用等應用提供領先的專門化解決方案。做為緊密合作的合作夥伴，賽靈思和這些企業設計並提供整合了XA FPGA、IP、設計和開發工具以及軟件庫在內的靈活且可擴展的平台解決方案。這些聯合解決方案極大縮短了客戶設計週期，可更快速地將先進的技術解決方案推向市場，並且也是賽靈思汽車解決方案技術發展規劃的一個整體部分。
做為賽靈思全面汽車解決方案的一個例子，讓我們看一下MOST NIC LogiCORE IP 解決方案- 這也是業界向市場推出的唯一一個完整的可編程MOST解決方案。這一高度集成的基於FPGA的MOST網絡接口控制器解決方案支持靈活的信息娛樂應用系統劃分。其三個主要部分可加快開發過程，縮短上市時間：
1) XA電子控制單元（ECU）開發套件, 包括基於XA1600E FPGA的開發板
2) Xilinx MOST NIC LogiCore 以及相關的第三方IP和軟件
3) MOCEAN MOST接口子卡
在快速發展的汽車電子市場上，PLD以其靈活性、性價比和上市時間等多方面的優勢迅速獲得市場接受。做為汽車應用PLD領域的全球領導廠商，賽靈思公司確立了長期的戰略，致力於為滿足這一市場的獨特需求提供高質量的FPGA和包括IP、開發工具和軟件在內的全面解決方案。如果希望瞭解賽靈思汽車解決方案和XA器件的更詳細信息，請訪問我們的網站：www.xilinx.com/automotive。
賽靈思汽車（XA）電子產品系列是業界專門針對汽車信息娛樂、網絡、駕駛信息系統和駕駛輔助系統而優化的主要可編程邏輯系列產品。XA系列產品於2004年10月推出，對於範圍廣泛的高級汽車電子應用非常理想。這些應用可以從賽靈思器件的靈活性、可重配置能力以及高級片上資源中受益。正是由於這一點，XA Spartan 產品線（包括Spartan-IIE、Spartan-3以及Spartan-3E）、 XA9500XL和XA CoolRunner-II 系列器件被廣泛應用於當今的眾多汽車產品之中。賽靈思XA系列FPGA和CPLD同時包括I-Grade (-40oC至100oC Tj) 和 Q- Grade (-40oC對125oC Tj) 器件，支持汽車行業所需要的擴展工作溫度範圍。
在滿足汽車行業的生產工藝和質量認證標準方面，賽靈思是PLD行業的領導廠商。通過持續改進以及致力於滿足業界質量標準認證所需要的嚴格要求，賽靈思公司不斷提高產品質量水平。目前，賽靈思公司是同時通過 ISO-9001, ISO-14001 和 ISO/TS16949認證的最大PLD供應商。賽靈思公司還在業界率先提供了通過汽車電子協會AEC-Q100質量標準的全線FPGA和CPLD產品，同時還是AEC器件技術委員會的活躍成員。
2008年1月，賽靈思公司推出新的汽車應用XA Spartan-3A 系列和XA Spartan-3A DSP FPGA，進一步擴展其XA產品線，從而再次顯示了其對汽車行業的承諾。這些新推出的器件為信息娛樂、混合集群以及汽車輔助駕駛系統的開發帶來了大I/O 邏輯比和大帶寬數字信號處理（DSP）領域優化解決方案，以及相應的低功耗和高級設計安全性優點。
XA Spartan-3A FPGA提供了最高的I/O邏輯單元比，以及廣泛的連接功能支持，對於I/O密集的顯示和LED背光應用提供了終極靈活性和可擴展能力。XA Spartan-3A DSP 器件增加了更多邏輯、存儲器和XtremeDSP邏輯片，提供了比任何其它低成本PLD器件更高的原始DSP吞吐能力，其並行處理能力在汽車電子領域真正是前所未有。XA產品線中增加這兩個系列產品為TFT顯示、圖像和視頻處理以及車內網絡等汽車應用提供了基於FPGA的優化解決方案。
除了提供專門針對汽車市場而優化的半導體器件以外，賽靈思公司及其聯盟合作夥伴還提供了針對汽車設計特殊需要的全面IP解決方案。一些標準IP內核提供了流行的數字信號處理（DSP）功能、處理器和外設以及存儲器功能。全面的處理、外設和功能IP列表，請訪問 www.xilinx.com/ipcenter/
賽靈思還與合作夥伴合作，為汽車網絡和多媒體應用等應用提供領先的專門化解決方案。做為緊密合作的合作夥伴，賽靈思和這些企業設計並提供整合了XA FPGA、IP、設計和開發工具以及軟件庫在內的靈活且可擴展的平台解決方案。這些聯合解決方案極大縮短了客戶設計週期，可更快速地將先進的技術解決方案推向市場，並且也是賽靈思汽車解決方案技術發展規劃的一個整體部分。
做為賽靈思全面汽車解決方案的一個例子，讓我們看一下MOST NIC LogiCORE IP 解決方案- 這也是業界向市場推出的唯一一個完整的可編程MOST解決方案。這一高度集成的基於FPGA的MOST網絡接口控制器解決方案支持靈活的信息娛樂應用系統劃分。其三個主要部分可加快開發過程，縮短上市時間：
1) XA電子控制單元（ECU）開發套件, 包括基於XA1600E FPGA的開發板
2) Xilinx MOST NIC LogiCore 以及相關的第三方IP和軟件
3) MOCEAN MOST接口子卡
在快速發展的汽車電子市場上，PLD以其靈活性、性價比和上市時間等多方面的優勢迅速獲得市場接受。做為汽車應用PLD領域的全球領導廠商，賽靈思公司確立了長期的戰略，致力於為滿足這一市場的獨特需求提供高質量的FPGA和包括IP、開發工具和軟件在內的全面解決方案。如果希望瞭解賽靈思汽車解決方案和XA器件的更詳細信息，請訪問我們的網站：www.xilinx.com/automotive。
2007年度十大「酷炫」IC評比揭榜！
作者：馬一丁
經過電子工程專輯網站編輯們的評選和熱心讀者們的積極投票，我們評出了2007年半導體公司推出的10款有特色的芯片產品，這些產品中有的在相關領域體現出了技術和性能的優勢，有的則實現了應用上的創新，希望能給本土工程師提供參考，也希望能為本土IC廠商提供借鑑。
相關鏈接：
2007年十大模擬混合信號IC和數字IC評選
模擬/混合信號芯片
Silicon Labs四波段收音機芯片Si4734/35
收音機市場一直是全球電子產業的常青樹，也是許多半導體公司不能放棄的一塊市場。Silicon Labs在2007年發佈的Si4734/35是涵蓋短波與長波頻帶的完全集成式AM/FM收音機芯片，Si4734/35包含從天線輸入到音頻輸出等所有接收機功能，使得體積和解決方案元器件數最多比現有產品減少超過九成。Si4734/35採用小巧的3 x 3毫米封裝，不僅簡化現有的短波與長波收音機設計，還能為手機和MP3播放機等現有消費電子產品增加短波與長波接收能力，使中國更多消費者能收到短波與長波廣播內容。Si4734/35採用內置DSP的專利數字低中頻架構，它能提供傳統模擬架構產品無法做到的各種功能和更高效能。這些接收機芯片可於所有支持頻帶內提供完全自動化的數字調諧能力，包含1kHz步進頻率和可選擇式通道帶寬濾波器以實現最佳音質。
ADI TD-SCDMA直接變頻收發器AD6552
儘管已經把Othello和SoftFone手機產品線出售給聯發科，但ADI公司對中國3G標準的支持是有目共睹的。Othello- 3T AD6552是ADI為支持3G TD-SCDMA標準專門設計的第二代射頻收發器，並且是對ADI的TD-SCDMA基頻芯片組(包括SoftFone-LCR和SoftFone- LCR+)全部產品的補充。AD6552通過取消發送路徑通常需要的表面聲波(SAW)濾波器，簡化了3G無線手機射頻部分的研發，從而節省了成本和印製電路板面積。此外，接收器部分提供的誤差向量幅度(EVM)性能滿足高速下行分組接入技術(HSDPA)的要求，並且包括全自動直流偏移控制。另外， AD6552整合了各種單芯片手機射頻設計所需要的全部電路，包括壓控振盪器(VCO)、儲能電路、環路濾波器和電源管理電路。
意法半導體三軸MEMS傳感器LIS331
LIS331是意法半導體在2007年推出的「納」傳感器系列，是一款多功能的低功耗的MEMS傳感器，輸出接口配置靈活，內建智能功能，可滿足消費和工業市場對微型化運動傳感器解決方案的爆炸性增長需求。意法新的三軸運動傳感器在產品小型化路線上前進了一大步，採用3x3x0.9mm的塑膠封裝，能夠有效地克服便攜電子設備對空間和重量的限制因素。LIS331的性能十分優異，同時還能保持很低的功耗，產品設計十分強固，抗震抗撞性能極強，能夠承受高達10,000g的振動和撞擊。LIS331適合消費電子和工業市場上的低g應用，包括手機和遊戲的用戶界面、硬盤保護功能中的自由落體檢測和白色家電中的震動檢測和修正。
TI針對TD-SCDMA局端市場的ADC ADS5517
TD-SCDMA注定將是2008年中國本土電子產業的熱點，德州儀器針對TD-SCDMA基礎設施局端應用提供了全面的解決方案，其中這款新的ADC是2007年底推出的產品，ADS5517是率先採用節省空間的7毫米×7毫米封裝的11位200 MSPS ADC。ADS5517為線性化數字預失真(DPD)解決方案中的發射功率放大器性能提供了必需的高帶寬，使OEM廠商能夠生產更高效的發射解決方案。另一款同時推出的ADC ADS62C15產品能夠滿足蜂窩式基礎局端市場日益提高的帶寬需求，與前代 11 位轉換器相比，新產品性能提高了 7dB。ADS62C15 採用 TI 的 SNRBoost 技術，降低了噪聲底限且提高了接收機靈敏度，適用於要求高達 20MHz 信號帶寬的應用。
瀾起科技的DVB-S接收機前端單芯片M88RS2000
瀾起科技的M88RS2000是集成調諧器與信道解調器於一體的衛星數字電視接收器。DVB-S衛星電視機頂盒出貨量一直穩居全球機頂盒出貨量首位，也為本土機頂盒製造商的出口產品提供了非常大的獲利機會。M88RS2000在單個芯片上集成了調諧器和DVB-S解調器，簡化了PCB設計，節約了材料成本，並加快了產品開發時間。
數字芯片
飛思卡爾Flexis QE128微控制器
QE128系列是飛思卡爾新推出的Flexis系列微控制器（MCU）的首兩款產品，在8位與32位產品間兼容性方面取得了新的突破。基於 S08內核的MC9S08QE128和第一款基於ColdFire V1內核的器件MCF51QE128是業內第一的針腳兼容的8位與32位微控制器，而且採用相同片上外圍設備和開發工具。Flexis系列是飛思卡爾 Controller Continuum的8位到32位「連接點」，Controller Continuum是業內唯一的實現8位和32位兼容架構的產品線。Flexis QE128系列可使開發人員以非凡的簡便易用性、高速度、經濟高效性和超低功率在低端和高性能嵌入式設計之間靈活移植。
富士通汽車電子處理器MB86R01
富士通微電子針對新一代汽車器件開發了一種系統大規模集成電路MB86R01，僅在一顆芯片中就集成了各種功能，如二維/三維圖像、汽車通訊控制系統、程序保護功能和各種多媒體接口。該產品可處理來自汽車導航器件或數字儀表板的數據和車載網絡的信息，從而在提供舒適駕駛環境的同時，實現高質量的圖像顯示。另外，把這些特點集成在一顆芯片上還可以減少系統成本。本產品採用了90納米技術，並在一顆芯片中集成了各種功能，如「ARM9內核」、「圖像顯示控制器」、多媒體系統USB接口」、「車內網絡控制器CAN」和「硬盤接口IDE66(並行-ATA/ATAPI- 4)」。
博通「單片3G手機」方案BCM21551
BCM21551是博通公司推出的全球首款「單片3G手機」方案。該器件採用65納米CMOS工藝製造，在單芯片上集成了所有主要3G蜂窩和移動技術，功耗極低。這個「單片3G手機」解決方案使製造商能夠開發具有突破性功能、外形優美且待機時間非常長的下一代3G HSUPA手機，其手機成本要比採用今天的解決方案低得多。新推出的「單片3G手機」方案BCM21551將高速HSUPA 3G基帶、多頻帶射頻收發器、支持增強數據速率(EDR)技術的藍牙2.1版、調頻收音機接收器和調頻收音機發射器(用於汽車立體聲音樂播放)集於一身。該器件還具有先進的多媒體處理、支持高達500萬像素相機以及帶有TV-OUT端的每秒30幀視頻功能，並且支持HSUPA、HSDPA、WCDMA和 EDGE蜂窩協議。
傑得微電子X900
X900是傑得微電子在2007年推出的重磅產品，該產品是一款專門針對手持信息終端(HIT)以及Mobile TV、IPTV領域先進移動多媒體SoC。除支持MPEG-4編解碼之外，X900還支持H.264與VC-1的Main Profile D1解碼。由於採用了多電源區域和時鐘區域、支持部分模塊關閉並擁有普通、待機、休眠和關機四種電源模式，X900在功耗上也極具競爭力。僅需30mW就可完成高分辨率的H.264、VC-1、MPEG-4解碼。此外在人機接口方面，X900還擁有STN/TFT液晶顯示控制器，最高可支持 1024X768的分辨率，支持雙液晶顯示以及至少8X8的鍵盤陣列。
展訊TD-SCDMA/GSM雙模基帶芯片SC8800S
展訊通信公司在2007年底推出的SC8800S芯片是一款專為數據卡市場設計並支持HSDPA/EDGE的TD-SCDMA/GSM雙模基帶芯片。SC8800S標誌著展訊3G基帶芯片技術解決方案系列的最新成果，在滿足EDGE(EGPRS Class10)標準的同時支持HSDPA功能，可達1.6Mbps的數據傳輸速率。SC8800S芯片採用ARM926EJ-S核，PS上傳速率為 128kbps/下傳速率為384kbps，支持HSDPA 1.6Mbps，可滿足GSM/GPRS標準(版本V8.2.0 12/1999)、GSM900/DCS1800/PCS1900、EGPRS Class10及TD-SCDMA標準(3GPP 版本5), 2010～2025Mhz。在這樣的數據速率支持下，採用SC8800S的數據卡可以使電腦實現無線上網、視頻點播、視頻博客等多媒體業務，從而將移動通信和互聯網相互融合，也為本土設計TD-SCDMA產業發掘了除開手機市場以外的市場機會。
經過電子工程專輯網站編輯們的評選和熱心讀者們的積極投票，我們評出了2007年半導體公司推出的10款有特色的芯片產品，這些產品中有的在相關領域體現出了技術和性能的優勢，有的則實現了應用上的創新，希望能給本土工程師提供參考，也希望能為本土IC廠商提供借鑑。
相關鏈接：
2007年十大模擬混合信號IC和數字IC評選
模擬/混合信號芯片
Silicon Labs四波段收音機芯片Si4734/35
收音機市場一直是全球電子產業的常青樹，也是許多半導體公司不能放棄的一塊市場。Silicon Labs在2007年發佈的Si4734/35是涵蓋短波與長波頻帶的完全集成式AM/FM收音機芯片，Si4734/35包含從天線輸入到音頻輸出等所有接收機功能，使得體積和解決方案元器件數最多比現有產品減少超過九成。Si4734/35採用小巧的3 x 3毫米封裝，不僅簡化現有的短波與長波收音機設計，還能為手機和MP3播放機等現有消費電子產品增加短波與長波接收能力，使中國更多消費者能收到短波與長波廣播內容。Si4734/35採用內置DSP的專利數字低中頻架構，它能提供傳統模擬架構產品無法做到的各種功能和更高效能。這些接收機芯片可於所有支持頻帶內提供完全自動化的數字調諧能力，包含1kHz步進頻率和可選擇式通道帶寬濾波器以實現最佳音質。
ADI TD-SCDMA直接變頻收發器AD6552
儘管已經把Othello和SoftFone手機產品線出售給聯發科，但ADI公司對中國3G標準的支持是有目共睹的。Othello- 3T AD6552是ADI為支持3G TD-SCDMA標準專門設計的第二代射頻收發器，並且是對ADI的TD-SCDMA基頻芯片組(包括SoftFone-LCR和SoftFone- LCR+)全部產品的補充。AD6552通過取消發送路徑通常需要的表面聲波(SAW)濾波器，簡化了3G無線手機射頻部分的研發，從而節省了成本和印製電路板面積。此外，接收器部分提供的誤差向量幅度(EVM)性能滿足高速下行分組接入技術(HSDPA)的要求，並且包括全自動直流偏移控制。另外， AD6552整合了各種單芯片手機射頻設計所需要的全部電路，包括壓控振盪器(VCO)、儲能電路、環路濾波器和電源管理電路。
意法半導體三軸MEMS傳感器LIS331
LIS331是意法半導體在2007年推出的「納」傳感器系列，是一款多功能的低功耗的MEMS傳感器，輸出接口配置靈活，內建智能功能，可滿足消費和工業市場對微型化運動傳感器解決方案的爆炸性增長需求。意法新的三軸運動傳感器在產品小型化路線上前進了一大步，採用3x3x0.9mm的塑膠封裝，能夠有效地克服便攜電子設備對空間和重量的限制因素。LIS331的性能十分優異，同時還能保持很低的功耗，產品設計十分強固，抗震抗撞性能極強，能夠承受高達10,000g的振動和撞擊。LIS331適合消費電子和工業市場上的低g應用，包括手機和遊戲的用戶界面、硬盤保護功能中的自由落體檢測和白色家電中的震動檢測和修正。
TI針對TD-SCDMA局端市場的ADC ADS5517
TD-SCDMA注定將是2008年中國本土電子產業的熱點，德州儀器針對TD-SCDMA基礎設施局端應用提供了全面的解決方案，其中這款新的ADC是2007年底推出的產品，ADS5517是率先採用節省空間的7毫米×7毫米封裝的11位200 MSPS ADC。ADS5517為線性化數字預失真(DPD)解決方案中的發射功率放大器性能提供了必需的高帶寬，使OEM廠商能夠生產更高效的發射解決方案。另一款同時推出的ADC ADS62C15產品能夠滿足蜂窩式基礎局端市場日益提高的帶寬需求，與前代 11 位轉換器相比，新產品性能提高了 7dB。ADS62C15 採用 TI 的 SNRBoost 技術，降低了噪聲底限且提高了接收機靈敏度，適用於要求高達 20MHz 信號帶寬的應用。
瀾起科技的DVB-S接收機前端單芯片M88RS2000
瀾起科技的M88RS2000是集成調諧器與信道解調器於一體的衛星數字電視接收器。DVB-S衛星電視機頂盒出貨量一直穩居全球機頂盒出貨量首位，也為本土機頂盒製造商的出口產品提供了非常大的獲利機會。M88RS2000在單個芯片上集成了調諧器和DVB-S解調器，簡化了PCB設計，節約了材料成本，並加快了產品開發時間。
數字芯片
飛思卡爾Flexis QE128微控制器
QE128系列是飛思卡爾新推出的Flexis系列微控制器（MCU）的首兩款產品，在8位與32位產品間兼容性方面取得了新的突破。基於 S08內核的MC9S08QE128和第一款基於ColdFire V1內核的器件MCF51QE128是業內第一的針腳兼容的8位與32位微控制器，而且採用相同片上外圍設備和開發工具。Flexis系列是飛思卡爾 Controller Continuum的8位到32位「連接點」，Controller Continuum是業內唯一的實現8位和32位兼容架構的產品線。Flexis QE128系列可使開發人員以非凡的簡便易用性、高速度、經濟高效性和超低功率在低端和高性能嵌入式設計之間靈活移植。
富士通汽車電子處理器MB86R01
富士通微電子針對新一代汽車器件開發了一種系統大規模集成電路MB86R01，僅在一顆芯片中就集成了各種功能，如二維/三維圖像、汽車通訊控制系統、程序保護功能和各種多媒體接口。該產品可處理來自汽車導航器件或數字儀表板的數據和車載網絡的信息，從而在提供舒適駕駛環境的同時，實現高質量的圖像顯示。另外，把這些特點集成在一顆芯片上還可以減少系統成本。本產品採用了90納米技術，並在一顆芯片中集成了各種功能，如「ARM9內核」、「圖像顯示控制器」、多媒體系統USB接口」、「車內網絡控制器CAN」和「硬盤接口IDE66(並行-ATA/ATAPI- 4)」。
博通「單片3G手機」方案BCM21551
BCM21551是博通公司推出的全球首款「單片3G手機」方案。該器件採用65納米CMOS工藝製造，在單芯片上集成了所有主要3G蜂窩和移動技術，功耗極低。這個「單片3G手機」解決方案使製造商能夠開發具有突破性功能、外形優美且待機時間非常長的下一代3G HSUPA手機，其手機成本要比採用今天的解決方案低得多。新推出的「單片3G手機」方案BCM21551將高速HSUPA 3G基帶、多頻帶射頻收發器、支持增強數據速率(EDR)技術的藍牙2.1版、調頻收音機接收器和調頻收音機發射器(用於汽車立體聲音樂播放)集於一身。該器件還具有先進的多媒體處理、支持高達500萬像素相機以及帶有TV-OUT端的每秒30幀視頻功能，並且支持HSUPA、HSDPA、WCDMA和 EDGE蜂窩協議。
傑得微電子X900
X900是傑得微電子在2007年推出的重磅產品，該產品是一款專門針對手持信息終端(HIT)以及Mobile TV、IPTV領域先進移動多媒體SoC。除支持MPEG-4編解碼之外，X900還支持H.264與VC-1的Main Profile D1解碼。由於採用了多電源區域和時鐘區域、支持部分模塊關閉並擁有普通、待機、休眠和關機四種電源模式，X900在功耗上也極具競爭力。僅需30mW就可完成高分辨率的H.264、VC-1、MPEG-4解碼。此外在人機接口方面，X900還擁有STN/TFT液晶顯示控制器，最高可支持 1024X768的分辨率，支持雙液晶顯示以及至少8X8的鍵盤陣列。
展訊TD-SCDMA/GSM雙模基帶芯片SC8800S
展訊通信公司在2007年底推出的SC8800S芯片是一款專為數據卡市場設計並支持HSDPA/EDGE的TD-SCDMA/GSM雙模基帶芯片。SC8800S標誌著展訊3G基帶芯片技術解決方案系列的最新成果，在滿足EDGE(EGPRS Class10)標準的同時支持HSDPA功能，可達1.6Mbps的數據傳輸速率。SC8800S芯片採用ARM926EJ-S核，PS上傳速率為 128kbps/下傳速率為384kbps，支持HSDPA 1.6Mbps，可滿足GSM/GPRS標準(版本V8.2.0 12/1999)、GSM900/DCS1800/PCS1900、EGPRS Class10及TD-SCDMA標準(3GPP 版本5), 2010～2025Mhz。在這樣的數據速率支持下，採用SC8800S的數據卡可以使電腦實現無線上網、視頻點播、視頻博客等多媒體業務，從而將移動通信和互聯網相互融合，也為本土設計TD-SCDMA產業發掘了除開手機市場以外的市場機會。
消費電子引領FPGA未來潮流
當前，FPGA各種各樣的創新應用實在是太多了，我們甚至不知道有一些領域已經非常創新地在使用FPGA了。但我認為並確信數字信號處理(DSP)、包處理和高速運算是未來技術的發展趨勢。因此，就未來幾年而言，FPGA的增長主要來自於三重播放的機會和消費電子應用。更長遠地看，兼具高度並行處理和低功耗特點的FPGA，未來將獲得來自消費電子領域的大量機會。
首先，未來幾年全球廣播和電信行業將廣泛部署三重播放(Triple Play)業務。在三重播放的基礎設施方面，FPGA擔任了一個非常重要的角色。例如具備強大DSP處理性能的Virtex-5器件，就能夠支持企業級和電信級的應用。
需要強調的是，5GMAC/s已成為基於處理器的數字信號處理器的性能上限。而在消費電子視頻、視頻監控以及手機的軟件無線電、超聲波系統等應用的積極推動下，我相信未來幾年消費電子的DSP性能範圍將是5G-30GMAC/s。例如，賽靈思的Spartan-3A DSP則為廣泛的消費電子大規模應用提供了極佳的性價比，它集成了126個DSP48A Slice，能在250MHz的頻率下提供超過30GMAC/s的DSP性能。基於此，賽靈思還為面向FPGA的DSP設計提供AccelDSP綜合工具，以加速強大的Matlab算法到FPGA的移植。同時，消費電子應用，尤其是在網絡安全、3D等方面都將用到包處理；而一些正在制定的互連標準也需要可編程接口來適應。這些都對FPGA有很多好處。
隨著容量的不斷提高，以及價格和功耗的不斷降低，FPGA相對ASIC的競爭優勢愈加明顯。以有線通信應用為例，FPGA就比ASIC快 10倍，成本少10倍，功耗低10倍。此外，FPGA正在不停地演進，為滿足高集成度系統的需求，越來越多的IP核被集中到裡面去。因此我認為FPGA未來一個更具革命性的變化就是採用SiP封裝。例如賽靈思的單芯片Flash FPGA—Spartan-3AN就是利用SiP技術實現SRAM FPGA和Flash的片內集成。
但是，FPGA的前景並非一片坦途。例如，在高速運算領域裡，FPGA雖然已經以多核處理器形式作為對等處理的角色出現了，但這種新型的對等結構同時也面臨著很多的技術挑戰，所以需要與產業鏈上的其他夥伴合作來解決這些挑戰。另外，我們始終認為，教育是FPGA/PLD沒被廣泛採用的最主要原因，尤其是對於中國的工程師而言，因此我們仍將在全球範圍內積極推動大學計劃以及針對工程師的培訓計劃。
作者：Ivo Bolsens
CTO
賽靈思公司
首先，未來幾年全球廣播和電信行業將廣泛部署三重播放(Triple Play)業務。在三重播放的基礎設施方面，FPGA擔任了一個非常重要的角色。例如具備強大DSP處理性能的Virtex-5器件，就能夠支持企業級和電信級的應用。
需要強調的是，5GMAC/s已成為基於處理器的數字信號處理器的性能上限。而在消費電子視頻、視頻監控以及手機的軟件無線電、超聲波系統等應用的積極推動下，我相信未來幾年消費電子的DSP性能範圍將是5G-30GMAC/s。例如，賽靈思的Spartan-3A DSP則為廣泛的消費電子大規模應用提供了極佳的性價比，它集成了126個DSP48A Slice，能在250MHz的頻率下提供超過30GMAC/s的DSP性能。基於此，賽靈思還為面向FPGA的DSP設計提供AccelDSP綜合工具，以加速強大的Matlab算法到FPGA的移植。同時，消費電子應用，尤其是在網絡安全、3D等方面都將用到包處理；而一些正在制定的互連標準也需要可編程接口來適應。這些都對FPGA有很多好處。
隨著容量的不斷提高，以及價格和功耗的不斷降低，FPGA相對ASIC的競爭優勢愈加明顯。以有線通信應用為例，FPGA就比ASIC快 10倍，成本少10倍，功耗低10倍。此外，FPGA正在不停地演進，為滿足高集成度系統的需求，越來越多的IP核被集中到裡面去。因此我認為FPGA未來一個更具革命性的變化就是採用SiP封裝。例如賽靈思的單芯片Flash FPGA—Spartan-3AN就是利用SiP技術實現SRAM FPGA和Flash的片內集成。
但是，FPGA的前景並非一片坦途。例如，在高速運算領域裡，FPGA雖然已經以多核處理器形式作為對等處理的角色出現了，但這種新型的對等結構同時也面臨著很多的技術挑戰，所以需要與產業鏈上的其他夥伴合作來解決這些挑戰。另外，我們始終認為，教育是FPGA/PLD沒被廣泛採用的最主要原因，尤其是對於中國的工程師而言，因此我們仍將在全球範圍內積極推動大學計劃以及針對工程師的培訓計劃。
作者：Ivo Bolsens
CTO
賽靈思公司
進一步拓展汽車信息娛樂產品線，Xilinx推logiCRAFT3小型多媒體顯示平台
可編程解決方案供應商賽靈思公司（Xilinx）宣佈推出logiCRAFT3小型多媒體顯示開發平台。該平台基於賽靈思公司滿足汽車應用標準的低成本Xilinx XA Spartan-3E系列現場可編程門陣列器件。與汽車市場開發系統和IP產品主要供應商Xylon公司合作開發的這一優勢平台提供了更大的靈活性和可擴展能力，使得模塊設計人員可以在更為廣泛的車內顯示系統中採用賽靈思XA可編程器件。
目前，車內使用的顯示屏數量快速增加，例如用於導航、中控面板以及後座娛樂（RSE）系統。此外，混合顯示等應用的出現也進一步刺激了市場增長以及對小型快速開發平台的需求。混合顯示應用綜合了模擬顯示、LCD/TFT汽車診斷信息顯示以及用於倒車監控等實時視頻應用的車內相機顯示等。
logiCRAFT3小型多媒體顯示開發平台提供了一個可配置的解決方案來滿足這一市場需求。這一開發平台結合了低成本和小尺寸XA Spartan-3E FPGA和賽靈思32位MicroBlaze軟內核微處理器，以及來自Xylon logicBRICKS庫的預配置圖形和顯示控制器IP模塊。這一平台還支持Altia圖形用戶接口（GUI）工具，支持快速開發定製顯示內容和用戶接口，不需要專門定製軟件。
「汽車市場是賽靈思公司的重要應用焦點之一。今天我們的XA解決方案正被廣泛應用到眾多汽車信息娛樂系統之中。」賽靈思公司汽車部汽車系統架構和解決方案經理Nick DiFiore說，「在我們業已取得的成功基礎上，我們致力於進一步促進基於FPGA的新型圖像和視頻控制應用的開發。我們的低成本Spartan-3E 可編程平台、Xylon IP模塊以及Altia工業相結合，使得汽車系統開發人員能夠提高現有系統的效率，同時實現具有更豐富功能的全新級別車內顯示產品。」
瞄準多顯示應用
「用於XA Spartan-3E FPGA的logiCRAFT3 解決方案縮小了板尺寸並且提供了更為豐富的功能。對於功能豐富的單顯示和遠程顯示應用是一個理想的解決方案。它能夠擴展支持汽車環境中任何類型的顯示技術。它可以藏身於任何7英吋或更大TFT顯示屏後面，甚至可以直接放在車內應用演示、原型和測試用的頭靠（headrest）內。」Xylon公司CEO Davor Kovacec補充說。
對於後座娛樂系統，logiCRAFT3提供的全面現場可配置環境支持開發人員快速應對不斷變化的客戶要求。同時還可以降低布線複雜性。在信息娛樂主控板和汽車頭靠之間只需利用簡單的四線（兩對雙絞線）構成的高速串行連接即可完成音頻、視頻、用戶控制信息和電源的傳輸。
隨著TFT LCD在儀表簇中的應用越來越普遍，logiCRAFT3平台還支持2D圖像加速和60幀/秒的顯示速率，支持屏幕元素的平滑轉動。汽車診斷數據可利用 CAN接口傳輸到中控板並顯示。如對於輔助停車這樣的應用來說，連接的相機獲得的圖像可以重新適配到任意顯示尺寸/分辨率。這些功能對於開發多功能主機也非常有用，此類多功能主機需要菜單系統來顯示音頻、導航以及其它娛樂和駕駛信息。
關於logiCRAFT3平台
logiCRAFT3平台是在針對單顯示和遠程顯示應用而優化的logiCRAFT2平台基礎上演化而來的。有了logiCRAFT3平台，可以前所未有地加快設計開發和原型構建。配套的軟件驅動支持Altia GUI開發工具直接生成MicroBlaze 32位顯示控制器微處理器代碼。這樣就完全避免了通常圖形顯示所需要的手工軟件代碼編寫工作，從而使得汽車設計師只需要最少的開銷就能夠以最快的速度獲得定製的外觀。同時，Altia生成的代碼充分利用了可用的2D圖像加速IP，保證了總體系統性能。
有關logiCRAFT3小型多媒體顯示開發平台的更詳細技術信息，請閱讀發表在賽靈思XCell雜誌第63期（http: //www.xilinx.com/publications/xcellonline/xcell_63/index.htm）上的文章：「針對汽車和工業市場的小型多媒體顯示平台」一文。
價格和供貨情況
logiCRAFT3開發板從2008年一季度開始供貨，可直接從Xylon公司購買。配有最小規模XA 3S250E器件的logiCRAFT3 開發板起價為$1,295美元，配有最大規模XA 3S1200E器件的則為$1,895美元。
目前，車內使用的顯示屏數量快速增加，例如用於導航、中控面板以及後座娛樂（RSE）系統。此外，混合顯示等應用的出現也進一步刺激了市場增長以及對小型快速開發平台的需求。混合顯示應用綜合了模擬顯示、LCD/TFT汽車診斷信息顯示以及用於倒車監控等實時視頻應用的車內相機顯示等。
logiCRAFT3小型多媒體顯示開發平台提供了一個可配置的解決方案來滿足這一市場需求。這一開發平台結合了低成本和小尺寸XA Spartan-3E FPGA和賽靈思32位MicroBlaze軟內核微處理器，以及來自Xylon logicBRICKS庫的預配置圖形和顯示控制器IP模塊。這一平台還支持Altia圖形用戶接口（GUI）工具，支持快速開發定製顯示內容和用戶接口，不需要專門定製軟件。
「汽車市場是賽靈思公司的重要應用焦點之一。今天我們的XA解決方案正被廣泛應用到眾多汽車信息娛樂系統之中。」賽靈思公司汽車部汽車系統架構和解決方案經理Nick DiFiore說，「在我們業已取得的成功基礎上，我們致力於進一步促進基於FPGA的新型圖像和視頻控制應用的開發。我們的低成本Spartan-3E 可編程平台、Xylon IP模塊以及Altia工業相結合，使得汽車系統開發人員能夠提高現有系統的效率，同時實現具有更豐富功能的全新級別車內顯示產品。」
瞄準多顯示應用
「用於XA Spartan-3E FPGA的logiCRAFT3 解決方案縮小了板尺寸並且提供了更為豐富的功能。對於功能豐富的單顯示和遠程顯示應用是一個理想的解決方案。它能夠擴展支持汽車環境中任何類型的顯示技術。它可以藏身於任何7英吋或更大TFT顯示屏後面，甚至可以直接放在車內應用演示、原型和測試用的頭靠（headrest）內。」Xylon公司CEO Davor Kovacec補充說。
對於後座娛樂系統，logiCRAFT3提供的全面現場可配置環境支持開發人員快速應對不斷變化的客戶要求。同時還可以降低布線複雜性。在信息娛樂主控板和汽車頭靠之間只需利用簡單的四線（兩對雙絞線）構成的高速串行連接即可完成音頻、視頻、用戶控制信息和電源的傳輸。
隨著TFT LCD在儀表簇中的應用越來越普遍，logiCRAFT3平台還支持2D圖像加速和60幀/秒的顯示速率，支持屏幕元素的平滑轉動。汽車診斷數據可利用 CAN接口傳輸到中控板並顯示。如對於輔助停車這樣的應用來說，連接的相機獲得的圖像可以重新適配到任意顯示尺寸/分辨率。這些功能對於開發多功能主機也非常有用，此類多功能主機需要菜單系統來顯示音頻、導航以及其它娛樂和駕駛信息。
關於logiCRAFT3平台
logiCRAFT3平台是在針對單顯示和遠程顯示應用而優化的logiCRAFT2平台基礎上演化而來的。有了logiCRAFT3平台，可以前所未有地加快設計開發和原型構建。配套的軟件驅動支持Altia GUI開發工具直接生成MicroBlaze 32位顯示控制器微處理器代碼。這樣就完全避免了通常圖形顯示所需要的手工軟件代碼編寫工作，從而使得汽車設計師只需要最少的開銷就能夠以最快的速度獲得定製的外觀。同時，Altia生成的代碼充分利用了可用的2D圖像加速IP，保證了總體系統性能。
有關logiCRAFT3小型多媒體顯示開發平台的更詳細技術信息，請閱讀發表在賽靈思XCell雜誌第63期（http: //www.xilinx.com/publications/xcellonline/xcell_63/index.htm）上的文章：「針對汽車和工業市場的小型多媒體顯示平台」一文。
價格和供貨情況
logiCRAFT3開發板從2008年一季度開始供貨，可直接從Xylon公司購買。配有最小規模XA 3S250E器件的logiCRAFT3 開發板起價為$1,295美元，配有最大規模XA 3S1200E器件的則為$1,895美元。
2008年1月18日 星期五
最新嵌入式Matlab子集實現C代碼自動轉換
Matlab的用戶現在可以使用嵌入式Matlab從M文件生成嵌入式C代碼。嵌入式Matlab是Matlab編程語言的一個子集，支持多種MCU、DSP和CPU。該子集將被包括在Matlab 2007 b中，而且不會收取額外的授權費用。
用戶可以通過Real-Time Workshop工具直接從M文件生成ANSI/ISO C代碼，還可以利用新的嵌入式Matlab功能模塊把代碼集成到Simulink圖形編程環境中。進入Simulink，設計人員可以有兩個選擇：調用Real-Time Workshop生成C代碼；或利用Simulink HDL編碼器生成在FPGA或ASIC上實現的可綜合RTL。
嵌入式Matlab瞄準通信、航空/國防和汽車應用。該子集包括了270多個Matlab運算符和函數，以及90多個定點工具箱(Fixed-Point Toolbox)函數。同時，還支持多種Matlab語言結構，如多維陣列、實數和複數，以及下標運算等。
在典型的設計流程中，算法被設計在Matlab內，需要手工轉換為C代碼。嵌入式Matlab則避免了這種耗時又容易出錯的轉換過程。
RTL生成功能也十分有用，因為ASIC 和 FPGA設計人員目前缺乏一種通用的設計語言。有了這些新的功能，Matlab和Simulink有可能成為ASIC和FPGA設計中用到的事實標準。
作者: 吳克騰
用戶可以通過Real-Time Workshop工具直接從M文件生成ANSI/ISO C代碼，還可以利用新的嵌入式Matlab功能模塊把代碼集成到Simulink圖形編程環境中。進入Simulink，設計人員可以有兩個選擇：調用Real-Time Workshop生成C代碼；或利用Simulink HDL編碼器生成在FPGA或ASIC上實現的可綜合RTL。
嵌入式Matlab瞄準通信、航空/國防和汽車應用。該子集包括了270多個Matlab運算符和函數，以及90多個定點工具箱(Fixed-Point Toolbox)函數。同時，還支持多種Matlab語言結構，如多維陣列、實數和複數，以及下標運算等。
在典型的設計流程中，算法被設計在Matlab內，需要手工轉換為C代碼。嵌入式Matlab則避免了這種耗時又容易出錯的轉換過程。
RTL生成功能也十分有用，因為ASIC 和 FPGA設計人員目前缺乏一種通用的設計語言。有了這些新的功能，Matlab和Simulink有可能成為ASIC和FPGA設計中用到的事實標準。
作者: 吳克騰
PGA-based interface ref design rolls
The folks at Lattice Semiconductor have announced a LatticeECP2 and LatticeECP2M (LatticeECP2/M) FPGA interface reference design supporting Texas Instruments' ADS6000 family of ADCs.
LatticeECP2/M FPGAs provide a high-speed glueless interface capable of acquiring 14bit ADC data at rates up to 120MSps from the two to four serial channels found in ADS6000 ADC family devices.
Systems migrating to higher sample rate/resolution ADCs often require an FPGA with an interface speed of approximately 800Mbps to bridge between existing hardware and the newer interface provided by the higher speed ADC. Previously, only more expensive, high-end FPGAs could satisfy this requirement. Now, the LatticeECP2/M FPGA family is able to provide these bridge functions in an optimally sized FPGA at a significantly lower cost. With the LatticeECP2/M FPGA devices, designers can focus on processing the ADC data within the FPGA and routing it to other parts of their system without having to worry about the timing details of high-speed ADC interfaces.
To facilitate design verification, the default configuration of the reference design utilizes a new hardware interface card developed by Lattice to work with existing TI and Lattice evaluation boards. This complete hardware/software package gives designers a working model from which they can quickly create their own custom solutions.
The ADS6000 family consists of dual and quad, 12bit and 14bit ADCs available in speeds of 65-, 80-, 105- and 125MSps. Each device in the family delivers exceptional spurious-free dynamic range (SFDR), high SNR, high IF capability and low power per channel. By incorporating single- or dual-stream serialized LVDS outputs, the devices are said to reduce board space by sixty percent compared to previous CMOS output solutions.
The LatticeECP2/M family is claimed to provide performance and features that typically are available only on competitive, more expensive high-end FPGAs. The LatticeECP2/M family supports logic densities from 6K LUTs up to 95K LUTs, has high performance DSP blocks, supports DDR2 memory interfaces at 533Mbps and up to 840Mbps generic LVDS performance.
Smart platform
Some of the high-end features incorporated into the LatticeECP2M family include embedded SERDES I/O and the most on-chip memory in its class. The LatticeECP2M family supports up to 16 channels of embedded SERDES operating up to 3.125Gbps, as well as protocols such as PCIe, Ethernet (1GbE and SGMII), CPRI and OBSAI. LatticeECP2M Embedded Block RAM capacity ranges from 1.2Mbits to 5.3Mbits.
The TI ADC interface card, available immediately from the Lattice website, enables the interfacing of the ADS6425EVM evaluation board directly with the LatticeECP2 advanced evaluation board. The reference design uses about 5 percent of the FPGA logic to transfer the ADC codes on the serial source synchronous bus to its embedded block RAM memory.
The interface card, LFE2-H-IC-EV, is available immediately for sale on the Lattice website at a suggested price of $195.00.
The LatticeECP2 Advanced Evaluation board and ADS6425EVM boards are available now from Lattice and TI, respectively.
- Clive Maxfield
Programmable Logic DesignLine
LatticeECP2/M FPGAs provide a high-speed glueless interface capable of acquiring 14bit ADC data at rates up to 120MSps from the two to four serial channels found in ADS6000 ADC family devices.
Systems migrating to higher sample rate/resolution ADCs often require an FPGA with an interface speed of approximately 800Mbps to bridge between existing hardware and the newer interface provided by the higher speed ADC. Previously, only more expensive, high-end FPGAs could satisfy this requirement. Now, the LatticeECP2/M FPGA family is able to provide these bridge functions in an optimally sized FPGA at a significantly lower cost. With the LatticeECP2/M FPGA devices, designers can focus on processing the ADC data within the FPGA and routing it to other parts of their system without having to worry about the timing details of high-speed ADC interfaces.
To facilitate design verification, the default configuration of the reference design utilizes a new hardware interface card developed by Lattice to work with existing TI and Lattice evaluation boards. This complete hardware/software package gives designers a working model from which they can quickly create their own custom solutions.
The ADS6000 family consists of dual and quad, 12bit and 14bit ADCs available in speeds of 65-, 80-, 105- and 125MSps. Each device in the family delivers exceptional spurious-free dynamic range (SFDR), high SNR, high IF capability and low power per channel. By incorporating single- or dual-stream serialized LVDS outputs, the devices are said to reduce board space by sixty percent compared to previous CMOS output solutions.
The LatticeECP2/M family is claimed to provide performance and features that typically are available only on competitive, more expensive high-end FPGAs. The LatticeECP2/M family supports logic densities from 6K LUTs up to 95K LUTs, has high performance DSP blocks, supports DDR2 memory interfaces at 533Mbps and up to 840Mbps generic LVDS performance.
Smart platform
Some of the high-end features incorporated into the LatticeECP2M family include embedded SERDES I/O and the most on-chip memory in its class. The LatticeECP2M family supports up to 16 channels of embedded SERDES operating up to 3.125Gbps, as well as protocols such as PCIe, Ethernet (1GbE and SGMII), CPRI and OBSAI. LatticeECP2M Embedded Block RAM capacity ranges from 1.2Mbits to 5.3Mbits.
The TI ADC interface card, available immediately from the Lattice website, enables the interfacing of the ADS6425EVM evaluation board directly with the LatticeECP2 advanced evaluation board. The reference design uses about 5 percent of the FPGA logic to transfer the ADC codes on the serial source synchronous bus to its embedded block RAM memory.
The interface card, LFE2-H-IC-EV, is available immediately for sale on the Lattice website at a suggested price of $195.00.
The LatticeECP2 Advanced Evaluation board and ADS6425EVM boards are available now from Lattice and TI, respectively.
- Clive Maxfield
Programmable Logic DesignLine
Xilinx announces availability of Virtex-5 SXT FPGAs
Xilinx Inc. has announced that its DSP-optimized Virtex-5 SXT devices are already available in production. These devices are part of the Xilinx XtremeDSP portfolio of solutions that includes development kits, design software, IP and reference designs.
The Virtex-5 SXT platform of devices is optimized for high performance and can deliver over 350 GMACs of fixed-point performance for many applications including wireless, test and measurement, and defense and up to 82.5Gflops of floating-point DSP performance for applications such as medical imaging.
All three devices in the 65nm Virtex-5 SXT family are production-qualified and supported by the XtremeDSP portfolio of development tools and IP including, System Generator for DSP, Core Generator, Platform Studio and ISE Foundation.
The Virtex-5 SXT platform consists of three devices (SX35T, SX50T and SX95T) that offer a range in logic density from 35,000 to 95,000 logic cells and 192 to 640 dedicated DSP48E slices. Developers can get started on designs today by purchasing the Virtex-5 SXT FPGA ML506 Evaluation Platform.
The Virtex-5 SXT devices complete the XtremeDSP silicon portfolio that is available today for delivering maximum price/performance flexibility to customers. The other platforms include the 90nm Virtex-4 SX platform with over 250 GMACS at 500MHz and the Spartan-3A DSP platform with the most price-performance optimized devices offering over 30 GMACS at 250MHz.
Xilinx says that each Virtex-5 SXT device offers integrated system-level capabilities that shrink design cycles and reduce system cost. These features include low-power RocketIO GTP serial transceivers, and built-in PCIe Endpoint and tri-mode Ethernet MAC blocks. Xilinx claims that no other FPGA vendor provides a DSP-optimized FPGA fabric that also includes dedicated PCIe and tri-mode Ethernet blocks.
The Virtex-5 family uses 65nm triple-oxide technology to reduce overall dynamic power consumption while maintaining low static power consumption. The enhanced DSP48E block consumes only 1.4mW/100MHz typical at 38 percent toggle rate, and the RocketIO GTP transceivers consume as little as 100mW typical at 3.2Gbps, all of which combine to lower the overall system power and cost.
Production-qualified Virtex-5 SXT devices are available today in FF665 27mm x 27mm and FF1136 35mm x 35mm packages. The SX50T lists for US $299 in 1,000 unit volumes. For even further cost reductions, the Virtex-5 EasyPath program offers up to 75 percent cost reduction. The ML506 board featuring the Virtex-5 SX95T device is available now and sells for $1,195.00.
- Clive Maxfield
Programmable Logic DesignLine
The Virtex-5 SXT platform of devices is optimized for high performance and can deliver over 350 GMACs of fixed-point performance for many applications including wireless, test and measurement, and defense and up to 82.5Gflops of floating-point DSP performance for applications such as medical imaging.
All three devices in the 65nm Virtex-5 SXT family are production-qualified and supported by the XtremeDSP portfolio of development tools and IP including, System Generator for DSP, Core Generator, Platform Studio and ISE Foundation.
The Virtex-5 SXT platform consists of three devices (SX35T, SX50T and SX95T) that offer a range in logic density from 35,000 to 95,000 logic cells and 192 to 640 dedicated DSP48E slices. Developers can get started on designs today by purchasing the Virtex-5 SXT FPGA ML506 Evaluation Platform.
The Virtex-5 SXT devices complete the XtremeDSP silicon portfolio that is available today for delivering maximum price/performance flexibility to customers. The other platforms include the 90nm Virtex-4 SX platform with over 250 GMACS at 500MHz and the Spartan-3A DSP platform with the most price-performance optimized devices offering over 30 GMACS at 250MHz.
Xilinx says that each Virtex-5 SXT device offers integrated system-level capabilities that shrink design cycles and reduce system cost. These features include low-power RocketIO GTP serial transceivers, and built-in PCIe Endpoint and tri-mode Ethernet MAC blocks. Xilinx claims that no other FPGA vendor provides a DSP-optimized FPGA fabric that also includes dedicated PCIe and tri-mode Ethernet blocks.
The Virtex-5 family uses 65nm triple-oxide technology to reduce overall dynamic power consumption while maintaining low static power consumption. The enhanced DSP48E block consumes only 1.4mW/100MHz typical at 38 percent toggle rate, and the RocketIO GTP transceivers consume as little as 100mW typical at 3.2Gbps, all of which combine to lower the overall system power and cost.
Production-qualified Virtex-5 SXT devices are available today in FF665 27mm x 27mm and FF1136 35mm x 35mm packages. The SX50T lists for US $299 in 1,000 unit volumes. For even further cost reductions, the Virtex-5 EasyPath program offers up to 75 percent cost reduction. The ML506 board featuring the Virtex-5 SX95T device is available now and sells for $1,195.00.
- Clive Maxfield
Programmable Logic DesignLine
Lattice intros FPGA-based interface ref design
The folks at Lattice Semiconductor have announced a LatticeECP2 and LatticeECP2M (LatticeECP2/M) FPGA interface reference design supporting the Texas Instruments' ADS6000 family of ADCs.
LatticeECP2/M FPGAs provide a high-speed glueless interface capable of acquiring 14bit ADC data at rates up to 120MSps from the two to four serial channels found in ADS6000 ADC family devices.
Systems migrating to higher sample rate/resolution ADCs often require an FPGA with an interface speed of approximately 800Mbps to bridge between existing hardware and the newer interface provided by the higher speed ADC. Previously, only more expensive, high-end FPGAs could satisfy this requirement. Now, the LatticeECP2/M FPGA family is able to provide these bridge functions in an optimally sized FPGA at a significantly lower cost. With the LatticeECP2/M FPGA devices, designers can focus on processing the ADC data within the FPGA and routing it to other parts of their system without having to worry about the timing details of high-speed ADC interfaces.
To facilitate design verification, the default configuration of the reference design utilises a new hardware interface card developed by Lattice to work with existing TI and Lattice evaluation boards. This complete hardware/software package gives designers a working model from which they can quickly create their own custom solutions.
The ADS6000 family consists of dual and quad, 12bit and 14bit ADCs available in speeds of 65-, 80-, 105- and 125MSps. Each device in the family delivers exceptional spurious-free dynamic range (SFDR), high SNR, high IF capability and low power per channel. By incorporating single- or dual-stream serialised LVDS outputs, the devices are said to reduce board space by sixty per cent compared to previous CMOS output solutions.
The LatticeECP2/M family is claimed to provide performance and features that typically are available only on competitive, more expensive high-end FPGAs. The LatticeECP2/M family supports logic densities from 6K LUTs up to 95K LUTs, has high performance DSP blocks, supports DDR2 memory interfaces at 533Mbps and up to 840Mbps generic LVDS performance.
Smart platform
Some of the high-end features incorporated into the LatticeECP2M family include embedded SERDES I/O and the most on-chip memory in its class. The LatticeECP2M family supports up to 16 channels of embedded SERDES operating up to 3.125Gbps, as well as protocols such as PCIe, Ethernet (1GbE and SGMII), CPRI and OBSAI. LatticeECP2M Embedded Block RAM capacity ranges from 1.2Mbits to 5.3Mbits.
The TI ADC interface card, available immediately from the Lattice website, enables the interfacing of the ADS6425EVM evaluation board directly with the LatticeECP2 advanced evaluation board. The reference design uses about 5 per cent of the FPGA logic to transfer the ADC codes on the serial source synchronous bus to its embedded block RAM memory.
The interface card, LFE2-H-IC-EV, is available immediately for sale on the Lattice website at a suggested price of Rs.7,698.29 ($195.00).
The LatticeECP2 Advanced Evaluation board and ADS6425EVM boards are available now from Lattice and TI, respectively.
- Clive Maxfield
Programmable Logic DesignLine
LatticeECP2/M FPGAs provide a high-speed glueless interface capable of acquiring 14bit ADC data at rates up to 120MSps from the two to four serial channels found in ADS6000 ADC family devices.
Systems migrating to higher sample rate/resolution ADCs often require an FPGA with an interface speed of approximately 800Mbps to bridge between existing hardware and the newer interface provided by the higher speed ADC. Previously, only more expensive, high-end FPGAs could satisfy this requirement. Now, the LatticeECP2/M FPGA family is able to provide these bridge functions in an optimally sized FPGA at a significantly lower cost. With the LatticeECP2/M FPGA devices, designers can focus on processing the ADC data within the FPGA and routing it to other parts of their system without having to worry about the timing details of high-speed ADC interfaces.
To facilitate design verification, the default configuration of the reference design utilises a new hardware interface card developed by Lattice to work with existing TI and Lattice evaluation boards. This complete hardware/software package gives designers a working model from which they can quickly create their own custom solutions.
The ADS6000 family consists of dual and quad, 12bit and 14bit ADCs available in speeds of 65-, 80-, 105- and 125MSps. Each device in the family delivers exceptional spurious-free dynamic range (SFDR), high SNR, high IF capability and low power per channel. By incorporating single- or dual-stream serialised LVDS outputs, the devices are said to reduce board space by sixty per cent compared to previous CMOS output solutions.
The LatticeECP2/M family is claimed to provide performance and features that typically are available only on competitive, more expensive high-end FPGAs. The LatticeECP2/M family supports logic densities from 6K LUTs up to 95K LUTs, has high performance DSP blocks, supports DDR2 memory interfaces at 533Mbps and up to 840Mbps generic LVDS performance.
Smart platform
Some of the high-end features incorporated into the LatticeECP2M family include embedded SERDES I/O and the most on-chip memory in its class. The LatticeECP2M family supports up to 16 channels of embedded SERDES operating up to 3.125Gbps, as well as protocols such as PCIe, Ethernet (1GbE and SGMII), CPRI and OBSAI. LatticeECP2M Embedded Block RAM capacity ranges from 1.2Mbits to 5.3Mbits.
The TI ADC interface card, available immediately from the Lattice website, enables the interfacing of the ADS6425EVM evaluation board directly with the LatticeECP2 advanced evaluation board. The reference design uses about 5 per cent of the FPGA logic to transfer the ADC codes on the serial source synchronous bus to its embedded block RAM memory.
The interface card, LFE2-H-IC-EV, is available immediately for sale on the Lattice website at a suggested price of Rs.7,698.29 ($195.00).
The LatticeECP2 Advanced Evaluation board and ADS6425EVM boards are available now from Lattice and TI, respectively.
- Clive Maxfield
Programmable Logic DesignLine
Xilinx Virtex-5 SXT FPGAs available
The folks at Xilinx say that all of their DSP-optimised Virtex-5 SXT devices are now available in production. These devices are part of the Xilinx XtremeDSP portfolio of solutions that includes development kits, design software, IP and reference designs.
The Virtex-5 SXT platform of devices is optimised for high performance and can deliver over 350 GMACs of fixed-point performance for many applications including wireless, test and measurement, and defense and up to 82.5Gflops of floating-point DSP performance for applications such as medical imaging.
All three devices in the 65nm Virtex-5 SXT family are production-qualified and supported by the XtremeDSP portfolio of development tools and IP including, System Generator for DSP, Core Generator, Platform Studio and ISE Foundation.
The Virtex-5 SXT platform consists of three devices (SX35T, SX50T and SX95T) that offer a range in logic density from 35,000 to 95,000 logic cells and 192 to 640 dedicated DSP48E slices. Developers can get started on designs today by purchasing the Virtex-5 SXT FPGA ML506 Evaluation Platform.
The Virtex-5 SXT devices complete the XtremeDSP silicon portfolio that is available today for delivering maximum price/performance flexibility to customers. The other platforms include the 90nm Virtex-4 SX platform with over 250 GMACS at 500MHz and the Spartan-3A DSP platform with the most price-performance optimised devices offering over 30 GMACS at 250MHz.
Xilinx says that each Virtex-5 SXT device offers integrated system-level capabilities that shrink design cycles and reduce system cost. These features include low-power RocketIO GTP serial transceivers, and built-in PCIe Endpoint and tri-mode Ethernet MAC blocks. Xilinx claims that no other FPGA vendor provides a DSP-optimized FPGA fabric that also includes dedicated PCIe and tri-mode Ethernet blocks.
The Virtex-5 family uses 65nm triple-oxide technology to reduce overall dynamic power consumption while maintaining low static power consumption. The enhanced DSP48E block consumes only 1.4mW/100MHz typical at 38 per cent toggle rate, and the RocketIO GTP transceivers consume as little as 100mW typical at 3.2Gbps, all of which combine to lower the overall system power and cost.
Production-qualified Virtex-5 SXT devices are available today in FF665 27-by-27mm and FF1136 35-by-35mm packages. The SX50T lists for Rs.11,804.04 ($299) in 1,000 unit volumes. For even further cost reductions, the Virtex-5 EasyPath program offers up to 75 per cent cost reduction. The ML506 board featuring the Virtex-5 SX95T device is available now and sells for Rs.47,176.68 ($1,195.00).
- Clive Maxfield
Programmable Logic DesignLine
The Virtex-5 SXT platform of devices is optimised for high performance and can deliver over 350 GMACs of fixed-point performance for many applications including wireless, test and measurement, and defense and up to 82.5Gflops of floating-point DSP performance for applications such as medical imaging.
All three devices in the 65nm Virtex-5 SXT family are production-qualified and supported by the XtremeDSP portfolio of development tools and IP including, System Generator for DSP, Core Generator, Platform Studio and ISE Foundation.
The Virtex-5 SXT platform consists of three devices (SX35T, SX50T and SX95T) that offer a range in logic density from 35,000 to 95,000 logic cells and 192 to 640 dedicated DSP48E slices. Developers can get started on designs today by purchasing the Virtex-5 SXT FPGA ML506 Evaluation Platform.
The Virtex-5 SXT devices complete the XtremeDSP silicon portfolio that is available today for delivering maximum price/performance flexibility to customers. The other platforms include the 90nm Virtex-4 SX platform with over 250 GMACS at 500MHz and the Spartan-3A DSP platform with the most price-performance optimised devices offering over 30 GMACS at 250MHz.
Xilinx says that each Virtex-5 SXT device offers integrated system-level capabilities that shrink design cycles and reduce system cost. These features include low-power RocketIO GTP serial transceivers, and built-in PCIe Endpoint and tri-mode Ethernet MAC blocks. Xilinx claims that no other FPGA vendor provides a DSP-optimized FPGA fabric that also includes dedicated PCIe and tri-mode Ethernet blocks.
The Virtex-5 family uses 65nm triple-oxide technology to reduce overall dynamic power consumption while maintaining low static power consumption. The enhanced DSP48E block consumes only 1.4mW/100MHz typical at 38 per cent toggle rate, and the RocketIO GTP transceivers consume as little as 100mW typical at 3.2Gbps, all of which combine to lower the overall system power and cost.
Production-qualified Virtex-5 SXT devices are available today in FF665 27-by-27mm and FF1136 35-by-35mm packages. The SX50T lists for Rs.11,804.04 ($299) in 1,000 unit volumes. For even further cost reductions, the Virtex-5 EasyPath program offers up to 75 per cent cost reduction. The ML506 board featuring the Virtex-5 SX95T device is available now and sells for Rs.47,176.68 ($1,195.00).
- Clive Maxfield
Programmable Logic DesignLine
晶心科技將首度展示全方位AndeShape開發平台系列產品
屬聯發科集團的晶心科技 (Andes)，繼近日推出32位元微處理器IP Andes Core之後，將參與1月22日於六福皇宮舉辦的2008 DTF Embedded World (嵌入式系統暨應用技術論壇)，首度將晶心科技產品系列與應用技術公開推廣給國內相關IC設計及系統產品業者，與全台SoC業者共創台灣半導體產業的成功雙贏局面。
晶心科技表示，此次為首度於業界研討會公開發表，演說主軸包括嵌入式系統的發展趨勢、晶心於此趨勢中扮演的先驅角色、晶心產品技術精髓，與為SoC客戶所能帶來的有效價值。而於會場中，晶心科技現場展示以32位元Andes Core為架構之AndeShape開發平台系列產品、及配合SoC設計潮流的ESL(Electronic SystemLevel)開發工具軟體AndeSight及AndESLive。
晶心科技表示，將展示系列產品分別為ADP-AG101：提供客戶500MHz以上效能的CPU，以完備的軟體及各種實用的介面控制器，提供生產網通、多媒體、消費性SoC產品業者及其客戶所應用。ADP-XC5：基於FPGA的開發平台，提供在FPGA執行80MHz效能的Andes Core CPU。其彈性的設計架構，將可動態組成的Andes Core 置入此平台內作最佳功能驗證。
晶心科技於2008 DTF Embedded World論壇主講人技術長兼研發暨技術企劃副總經理蘇泓萌博士表示，晶心科技是亞太唯一推出原創性32位元微處理器軟硬核IP的廠商，目標是提供國內SoC業者快速即時服務與完整系列產品。晶心於現場展示以32位元Andes Core為架構之AndeShape系列產品，可幫客戶Shape(塑造)出「高價值及高研發成功機率」的SoC競爭性產品。
針對晶心Andes Core的特色，蘇泓萌進一步強調晶心科技擁有16/32 bits mixable instruction set 與可組態處理器核心，現行各種核心涵蓋範圍廣泛，其size分佈從40K gates開始到300K gates，而速度分佈則為150MHz~600MHz，再再突顯出晶心科技可提供客戶更多不同層次效能需求的處理器核心選擇。
晶心科技表示，此次為首度於業界研討會公開發表，演說主軸包括嵌入式系統的發展趨勢、晶心於此趨勢中扮演的先驅角色、晶心產品技術精髓，與為SoC客戶所能帶來的有效價值。而於會場中，晶心科技現場展示以32位元Andes Core為架構之AndeShape開發平台系列產品、及配合SoC設計潮流的ESL(Electronic SystemLevel)開發工具軟體AndeSight及AndESLive。
晶心科技表示，將展示系列產品分別為ADP-AG101：提供客戶500MHz以上效能的CPU，以完備的軟體及各種實用的介面控制器，提供生產網通、多媒體、消費性SoC產品業者及其客戶所應用。ADP-XC5：基於FPGA的開發平台，提供在FPGA執行80MHz效能的Andes Core CPU。其彈性的設計架構，將可動態組成的Andes Core 置入此平台內作最佳功能驗證。
晶心科技於2008 DTF Embedded World論壇主講人技術長兼研發暨技術企劃副總經理蘇泓萌博士表示，晶心科技是亞太唯一推出原創性32位元微處理器軟硬核IP的廠商，目標是提供國內SoC業者快速即時服務與完整系列產品。晶心於現場展示以32位元Andes Core為架構之AndeShape系列產品，可幫客戶Shape(塑造)出「高價值及高研發成功機率」的SoC競爭性產品。
針對晶心Andes Core的特色，蘇泓萌進一步強調晶心科技擁有16/32 bits mixable instruction set 與可組態處理器核心，現行各種核心涵蓋範圍廣泛，其size分佈從40K gates開始到300K gates，而速度分佈則為150MHz~600MHz，再再突顯出晶心科技可提供客戶更多不同層次效能需求的處理器核心選擇。
Xilinx與EDA領導廠商合作解決超高容量FPGA設計驗證的問題
Xilinx宣佈，將與業界領導的電子設計自動化供應商合作，來解決超高容量FPGA設計驗證問題所帶來的挑戰。該公司的工程師將與Cadence Design Systems、Mentor Graphics和Synopsys公司的工程師合作，以定義和實現新的驗證流（verification flow），從而把今日65nm FPGA及興起中之FPGA架構的超高密度設計之生產力和品質達到最大化。
此一合作計畫，將把焦點放在可以讓工程師達成積極設計目標環境中的覆蓋率擴充、改善模擬執行時間及縮短驗證時間等項目。這些工具及方法的主要發表時間預定在2008年的上半年。
此一合作計畫，將把焦點放在可以讓工程師達成積極設計目標環境中的覆蓋率擴充、改善模擬執行時間及縮短驗證時間等項目。這些工具及方法的主要發表時間預定在2008年的上半年。
2008年1月17日 星期四
加快信息娛樂、輔助駕駛等設計，Xilinx最新XA Spartan-3E FPGA汽車ECU開發套件出手相助
賽靈思公司（Xilinx, Inc.）宣佈推出賽靈思汽車（XA）電子控制單元（ECU）開發套件。該套件基於賽靈思公司滿足汽車應用標準的低成本Xilinx XA Spartan-3E 現場可編程門陣列（FPGA）器件。XA 汽車 ECU套件為快速開發車內網絡、信息娛樂、輔助駕駛以及駕駛信息系統提供了一個平台。
賽靈思公司與汽車電子解決方案主要供應商Si-Gate GmbH (www.si-gate.com)合作開發了這一XA汽車ECU開發套件。該套件包括一個帶有預工程化硬件接口的開發板，支持眾多汽車應用IP。利用這一完整的開發環境，汽車設計人員可快速完成器件評估，迅速完成設計並開始運行。
「FPGA內在的靈活性和可編程能力改變了汽車系統設計人員對開發時間的認識。今天推出的解決方案將可使他們更快速地構建更複雜的FPGA 系統，並縮短設計推向市場的時間。」賽靈思公司汽車部全球汽車市場和產品規劃經理Kevin Tanaka說，「我們新推出的汽車ECU開發套件支持將低成本FPGA平台集成到全新的智能車內電子系統中。」
XA 汽車 ECU開發套件提供了開發完整子系統所需要的所有元器件，包括配有一片XA Spartan-3E 160萬系統門FPGA的XA1600E開發板，板上硬件接口，如CAN 2.0B 和 C、Ethernet 10/100、USB 2.0、SPI 和 SCI。預先驗證的賽靈思和第三方應用IP為開發MOST 系統、FlexRay 連接以及高速和低速CAN總結接口提供了必要的構建模塊。該套件還包括一個帶有通用適配器的電源、編程和定製串行電纜、快速入門指南以及包含方便評估的參考設計的資源CD。同時還支持賽靈思嵌入式開發套件和ISE設計工具評估版。
點擊下載「FPGA在汽車自助駕駛中的應用」
更多設計資料免費下載
賽靈思公司與汽車電子解決方案主要供應商Si-Gate GmbH (www.si-gate.com)合作開發了這一XA汽車ECU開發套件。該套件包括一個帶有預工程化硬件接口的開發板，支持眾多汽車應用IP。利用這一完整的開發環境，汽車設計人員可快速完成器件評估，迅速完成設計並開始運行。
「FPGA內在的靈活性和可編程能力改變了汽車系統設計人員對開發時間的認識。今天推出的解決方案將可使他們更快速地構建更複雜的FPGA 系統，並縮短設計推向市場的時間。」賽靈思公司汽車部全球汽車市場和產品規劃經理Kevin Tanaka說，「我們新推出的汽車ECU開發套件支持將低成本FPGA平台集成到全新的智能車內電子系統中。」
XA 汽車 ECU開發套件提供了開發完整子系統所需要的所有元器件，包括配有一片XA Spartan-3E 160萬系統門FPGA的XA1600E開發板，板上硬件接口，如CAN 2.0B 和 C、Ethernet 10/100、USB 2.0、SPI 和 SCI。預先驗證的賽靈思和第三方應用IP為開發MOST 系統、FlexRay 連接以及高速和低速CAN總結接口提供了必要的構建模塊。該套件還包括一個帶有通用適配器的電源、編程和定製串行電纜、快速入門指南以及包含方便評估的參考設計的資源CD。同時還支持賽靈思嵌入式開發套件和ISE設計工具評估版。
點擊下載「FPGA在汽車自助駕駛中的應用」
更多設計資料免費下載
開放式SystemVerilog驗證方法OVM提供網路下載
EDA工具供應商益華電腦(Cadence Design Systems)與明導國際(Mentor Graphics)宣佈，Open Verification Methodology (OVM)即日起開始提供網路下載；透過標準開放源碼Apache 2.0授權，有興趣者可從OVM網站(www.ovmworld.org)免費下載OVM原始碼、文件與使用範例。
OVM以IEEE Std. 1800-2005 SystemVerilog標準為基礎，號稱是業界首個開放式、語言可互通的SystemVerilog驗證方法。OVM 提供方法與隨附程式庫，使用者能夠建立模組化、可重複使用的驗證環境，讓各種元件能夠在其中透過標準的transaction layer建立介面而彼此溝通；也能透過共同的方法而在公司內外重複使用，和為虛擬序列與block-to-system的重複使用而分類，以及與量產流程中其他常用語言完全整合。
OVM是Mentor與Cadence的聯合開發活動，擁有眾多驗證平台的支援，可支援新手或驗證專家的需求。OVM包括基礎層的公用程式，這是在SystemVerilog中建立先進物件導向、coverage-driven environment與可重複使用驗證IP (VIP)的重要關鍵。OVM將驗證實務導入至方法與程式庫中，降低了採用SystemVerilog的複雜性，也大幅縮短建立驗證環境所需的時間；輕易的整合隨插即用VIP並確保程式碼的可攜帶性與重複使用性。
OVM量產版本即刻起供貨，並將於2008年稍後發表的版本中強化功能。Cadence與Mentor表示將合作保證OVM能夠在雙方的模擬器上順利執行，並擁有在Mentor之Advanced Verification Methodology與Cadence之Incisive Plan-to-Closure Methodology (Universal Reuse Methodology module)等既有環境中的backwards compatibility。
OVM以IEEE Std. 1800-2005 SystemVerilog標準為基礎，號稱是業界首個開放式、語言可互通的SystemVerilog驗證方法。OVM 提供方法與隨附程式庫，使用者能夠建立模組化、可重複使用的驗證環境，讓各種元件能夠在其中透過標準的transaction layer建立介面而彼此溝通；也能透過共同的方法而在公司內外重複使用，和為虛擬序列與block-to-system的重複使用而分類，以及與量產流程中其他常用語言完全整合。
OVM是Mentor與Cadence的聯合開發活動，擁有眾多驗證平台的支援，可支援新手或驗證專家的需求。OVM包括基礎層的公用程式，這是在SystemVerilog中建立先進物件導向、coverage-driven environment與可重複使用驗證IP (VIP)的重要關鍵。OVM將驗證實務導入至方法與程式庫中，降低了採用SystemVerilog的複雜性，也大幅縮短建立驗證環境所需的時間；輕易的整合隨插即用VIP並確保程式碼的可攜帶性與重複使用性。
OVM量產版本即刻起供貨，並將於2008年稍後發表的版本中強化功能。Cadence與Mentor表示將合作保證OVM能夠在雙方的模擬器上順利執行，並擁有在Mentor之Advanced Verification Methodology與Cadence之Incisive Plan-to-Closure Methodology (Universal Reuse Methodology module)等既有環境中的backwards compatibility。
2008年1月14日 星期一
Altera在三洋家庭劇院投影機中表現出色
2008/1/11
Altera宣布三洋電子(Sanyo)在其PLV-Z2000 1080p家庭劇院投影機中採用Cyclone II FPGA和Nios II嵌入式處理器，進一步提高家庭娛樂系統的影像品質。Altera的FPGA和嵌入式處理器組合方案的高階影像處理功能，使三洋最新款家庭劇院投影機的對比度達到15,000：1。利用Altera的解決方案，三洋等產品創新者提高整合度，實現更具價值的功能。在2008年1月7～10日舉行的美國拉斯維加斯消費性電子展(CES)上，三洋將展示其PLV-Z2000 1080p家庭劇院投影機。
在元件選擇過程中，三洋確定Nios II嵌入式處理器的性能能夠滿足其提高影像品質的需求。Altera解決方案幫助三洋家庭劇院投影機實現色彩更豐富、更逼真的影像，同時提高對比度和解析度，柔和的影像甚至達到膠片的視覺感受，所提供的七級預設校準功能可適應各種視聽室和環境亮度變化。
Altera的FPGA和嵌入式處理器技術提供豐富的功能，其性能和內在價值對其獲高品質視訊有很大幫助。利用Altera的解決方案，三洋的PLV-Z2000能為家庭劇院愛好者提供獨特的娛樂感受，Altera新的Cyclone III FPGA應用前景廣闊，確保三洋能夠在今後的產品中發揮重要作用。
Altera宣布三洋電子(Sanyo)在其PLV-Z2000 1080p家庭劇院投影機中採用Cyclone II FPGA和Nios II嵌入式處理器，進一步提高家庭娛樂系統的影像品質。Altera的FPGA和嵌入式處理器組合方案的高階影像處理功能，使三洋最新款家庭劇院投影機的對比度達到15,000：1。利用Altera的解決方案，三洋等產品創新者提高整合度，實現更具價值的功能。在2008年1月7～10日舉行的美國拉斯維加斯消費性電子展(CES)上，三洋將展示其PLV-Z2000 1080p家庭劇院投影機。
在元件選擇過程中，三洋確定Nios II嵌入式處理器的性能能夠滿足其提高影像品質的需求。Altera解決方案幫助三洋家庭劇院投影機實現色彩更豐富、更逼真的影像，同時提高對比度和解析度，柔和的影像甚至達到膠片的視覺感受，所提供的七級預設校準功能可適應各種視聽室和環境亮度變化。
Altera的FPGA和嵌入式處理器技術提供豐富的功能，其性能和內在價值對其獲高品質視訊有很大幫助。利用Altera的解決方案，三洋的PLV-Z2000能為家庭劇院愛好者提供獨特的娛樂感受，Altera新的Cyclone III FPGA應用前景廣闊，確保三洋能夠在今後的產品中發揮重要作用。
Altera FPGA助力三洋拓展高端市場，後視倒車攝像系統將具有高級圖像增強功能
Altera公司宣佈，三洋電子有限公司在其CCA-BC200汽車後視倒車攝像系統中採用了Cyclone II FPGA和Nios II嵌入式處理器。Cyclone II FPGA的Nios II嵌入式處理器為三洋公司提供了高性能圖像處理解決方案，降低了廣角和偏角失真。和數字信號處理器(DSP)方案相比，單芯片FPGA是更緊湊、更可靠的解決方案，而前者通常需要兩個以上的器件。
CCA-BC200是業界的首款配件市場後視倒車攝像系統。該系統可以連接至所有汽車的視頻監視系統，對圖像進行數字校正，實現更清晰自然的圖像。三洋公司在消費類電子產品展(CES)上展示了這一後視倒車攝像系統。
三洋電子有限公司汽車高級技術中心經理Hitoshi Hongo評論說：「Cyclone II FPGA和Nios II嵌入式處理器提供的高級功能非常有價值，和其他方案相比，我們能更高效地實現高級信號處理功能。採用Altera的Quartus II軟件，我們不但提高了集成度，而且還獲得了明顯的產品及時面市優勢，這一軟件能夠幫助我們迅速實現各種複雜設計。綜合考慮這些因素，Altera的解決方案在實現我們業界首款商用汽車攝像系統中扮演了重要角色，這一系統的很多功能以前只能在豪華汽車中才能見到。」
Altera的Cyclone II FPGA結合其Nios II嵌入式處理器，實現了高性能圖像處理功能，例如縮放和編碼以及控制功能，性能超出了很多消費類汽車應用中的DSP處理器和微控制器組合。三洋公司採用了Altera解決方案來實現圖像轉換、濾波、平滑和混合等高級算法，為CCA-BC200提供實時「魚眼」校正功能，防止了「梯形失真」。這些功能實現了清晰、正確的圖像，幫助駕駛員安全地進行倒車，清楚地看到道路上有什麼。
Altera汽車業務部資深營銷經理Dave Elliott說：「三洋的CCA-BC200採用了幾項Altera支撐技術，使駕駛員在倒車時不會受到傷害。從圖像增強到中心偏離圖像調整技術，Altera Cyclone II FPGA和Nios II嵌入式處理器組合可支持前沿的創新應用，例如CCA-BC200等非常有價值的高性能靈活解決方案。」
點擊下載超清晰版「Clarion歌樂PU-9358A車載收音機原理圖」
CCA-BC200是業界的首款配件市場後視倒車攝像系統。該系統可以連接至所有汽車的視頻監視系統，對圖像進行數字校正，實現更清晰自然的圖像。三洋公司在消費類電子產品展(CES)上展示了這一後視倒車攝像系統。
三洋電子有限公司汽車高級技術中心經理Hitoshi Hongo評論說：「Cyclone II FPGA和Nios II嵌入式處理器提供的高級功能非常有價值，和其他方案相比，我們能更高效地實現高級信號處理功能。採用Altera的Quartus II軟件，我們不但提高了集成度，而且還獲得了明顯的產品及時面市優勢，這一軟件能夠幫助我們迅速實現各種複雜設計。綜合考慮這些因素，Altera的解決方案在實現我們業界首款商用汽車攝像系統中扮演了重要角色，這一系統的很多功能以前只能在豪華汽車中才能見到。」
Altera的Cyclone II FPGA結合其Nios II嵌入式處理器，實現了高性能圖像處理功能，例如縮放和編碼以及控制功能，性能超出了很多消費類汽車應用中的DSP處理器和微控制器組合。三洋公司採用了Altera解決方案來實現圖像轉換、濾波、平滑和混合等高級算法，為CCA-BC200提供實時「魚眼」校正功能，防止了「梯形失真」。這些功能實現了清晰、正確的圖像，幫助駕駛員安全地進行倒車，清楚地看到道路上有什麼。
Altera汽車業務部資深營銷經理Dave Elliott說：「三洋的CCA-BC200採用了幾項Altera支撐技術，使駕駛員在倒車時不會受到傷害。從圖像增強到中心偏離圖像調整技術，Altera Cyclone II FPGA和Nios II嵌入式處理器組合可支持前沿的創新應用，例如CCA-BC200等非常有價值的高性能靈活解決方案。」
點擊下載超清晰版「Clarion歌樂PU-9358A車載收音機原理圖」
2008年1月13日 星期日
Tensilica與eASIC建立合作關係，共同提供支持結構化ASIC的免費鑽石系列處理器IP
Tensilica公司聯合eASIC公司日前宣佈建立合作夥伴關係，以消除SOC開發過程中面臨的成本壁壘。
且無最低訂貨量限制的ASIC客戶免費使用Tensilica公司愈見流行的鑽石標準系列Microcontroller/CPU/DSP IP核。eASIC公司的客戶目前可通過該公司的eZ-IP聯盟組織獲得鑽石系列標準處理器內核IP。
本項史無前例的合作將極大幫助嵌入式設計工程師對於基於結構化ASIC的應用使用多款高性能低功耗的鑽石系列處理器IP核進行SOC產品的開發。設計工程師可以以比基於FPGA系統成本更低地開發出定製化、高度差異的ASIC產品。
Tensilica公司鑽石系列處理器目前涵蓋7款從非常小的低功耗32位微控制器到業界最高性能的數字信號處理器IP核，以及已被大量手機採用的多標準音頻處理器。鑽石標準系列包括：
106Micro – 業界最小的無cache的32位RISC微控制器IP核
108Mini – 一款小型的內嵌有DSP能力/無cache的32位RISC控制器IP核
212GP – 一款靈活的中檔32位RISC控制器IP核
232L – 一款中檔帶Linux操作系統（OS）MMU的32位CPU
570T – 一款高端32位CPU IP核
545CK – 一款高性能DSP IP核
330HiFi – 一款支持流行的音頻和語音編解碼器的低功耗、24位音頻DSP處理器IP核
鑽石系列標準處理器IP核涵蓋了嵌入式領域廣泛的應用範圍，這些處理器由一套統一的軟件開發工具支持，並已在業界形成了廣泛的合作夥伴體系。
eASIC公司市場高級總監Jasbinder Bhoot表示，「在零掩模費結構化ASIC上免費使用Tensilica處理器，對於希望在任意生產量級開發低功耗的嵌入式處理系統的客戶們而言，是降低前期成本的革命性突破！本項合作開啟了基於開發SOC系統的新紀元。客戶將可在一顆高性能和能夠量產的ASIC中採用無前期成本和無最小訂單數量限制的多款優秀的嵌入式處理器IP。」
Tensilica公司戰略聯盟總監Chris Jones表示，「Tensilica的部分客戶已經被eASIC公司適合快速原型和高量產的Nextreme結構化ASIC所吸引。eASIC公司的結構化ASIC技術為客戶提供了一種比FPGA更低功耗、更高集成度和更高性能的解決方案，同時比傳統的ASIC成本更低，面市時間更短。」
且無最低訂貨量限制的ASIC客戶免費使用Tensilica公司愈見流行的鑽石標準系列Microcontroller/CPU/DSP IP核。eASIC公司的客戶目前可通過該公司的eZ-IP聯盟組織獲得鑽石系列標準處理器內核IP。
本項史無前例的合作將極大幫助嵌入式設計工程師對於基於結構化ASIC的應用使用多款高性能低功耗的鑽石系列處理器IP核進行SOC產品的開發。設計工程師可以以比基於FPGA系統成本更低地開發出定製化、高度差異的ASIC產品。
Tensilica公司鑽石系列處理器目前涵蓋7款從非常小的低功耗32位微控制器到業界最高性能的數字信號處理器IP核，以及已被大量手機採用的多標準音頻處理器。鑽石標準系列包括：
106Micro – 業界最小的無cache的32位RISC微控制器IP核
108Mini – 一款小型的內嵌有DSP能力/無cache的32位RISC控制器IP核
212GP – 一款靈活的中檔32位RISC控制器IP核
232L – 一款中檔帶Linux操作系統（OS）MMU的32位CPU
570T – 一款高端32位CPU IP核
545CK – 一款高性能DSP IP核
330HiFi – 一款支持流行的音頻和語音編解碼器的低功耗、24位音頻DSP處理器IP核
鑽石系列標準處理器IP核涵蓋了嵌入式領域廣泛的應用範圍，這些處理器由一套統一的軟件開發工具支持，並已在業界形成了廣泛的合作夥伴體系。
eASIC公司市場高級總監Jasbinder Bhoot表示，「在零掩模費結構化ASIC上免費使用Tensilica處理器，對於希望在任意生產量級開發低功耗的嵌入式處理系統的客戶們而言，是降低前期成本的革命性突破！本項合作開啟了基於開發SOC系統的新紀元。客戶將可在一顆高性能和能夠量產的ASIC中採用無前期成本和無最小訂單數量限制的多款優秀的嵌入式處理器IP。」
Tensilica公司戰略聯盟總監Chris Jones表示，「Tensilica的部分客戶已經被eASIC公司適合快速原型和高量產的Nextreme結構化ASIC所吸引。eASIC公司的結構化ASIC技術為客戶提供了一種比FPGA更低功耗、更高集成度和更高性能的解決方案，同時比傳統的ASIC成本更低，面市時間更短。」
Lattice推出支援高速QDR II/II+儲存裝置之IP核心
Lattice推出支援Quad Data Rate (QDR)II/II+儲存裝置、基於FPGA的IP核心。新型LatticeSC和LatticeSCM系列FPGA(還有LatticeSC/M系列FPGA)，現可支援高達750Mbps的QDR II/II+數據率。此款高速QDR II和QDR II+儲存控制器IP採用了Lattice可實現成本最佳化(MACO)架構ASIC製程的低功率光罩陣列。
Quad Data Rate II+儲存裝置是QDR SRAM系列記憶體最新成員，其數據率可達250MHz以上。Quad Data Rate II+系列SRAM是用於高頻寬、低延遲應用的理想選擇。其讀、寫埠獨立工作，設計人員可使用其最大頻寬且無須擔心其它儲存元件常見的匯流排衝突問題。 QDR II+儲存元件的高頻寬和低延遲特性使得其在高寬頻應用中成為查找表、鏈接清單和控制器緩衝記憶體的常用記憶體。在下一代交換和路由器平台也得到了廣泛應用。
LatticeSCM FPGA元件中採用了Lattice獨有的MACO嵌入式結構化ASIC塊，並且具有由Lattice開發，以縮短終短系統上市時間的預制、標準相容IP功能。與常用於FPGA的軟體IP不同，MACO IP功能被嵌入在元件中，使用時不用支付IP版稅。這些改進型儲存控制器可提供支援下一代QDR II和QDR II+元件，以及DDR I/II和RLDRAM I/II儲存裝置的速度最快的可程式儲存介面。
Lattice的7.0版ispLEVER軟體設計工具套件支援LatticeSCM元件的完整HDL設計和驗證流，以及Lattice的其它技術領先的可程式元件。
Quad Data Rate II+儲存裝置是QDR SRAM系列記憶體最新成員，其數據率可達250MHz以上。Quad Data Rate II+系列SRAM是用於高頻寬、低延遲應用的理想選擇。其讀、寫埠獨立工作，設計人員可使用其最大頻寬且無須擔心其它儲存元件常見的匯流排衝突問題。 QDR II+儲存元件的高頻寬和低延遲特性使得其在高寬頻應用中成為查找表、鏈接清單和控制器緩衝記憶體的常用記憶體。在下一代交換和路由器平台也得到了廣泛應用。
LatticeSCM FPGA元件中採用了Lattice獨有的MACO嵌入式結構化ASIC塊，並且具有由Lattice開發，以縮短終短系統上市時間的預制、標準相容IP功能。與常用於FPGA的軟體IP不同，MACO IP功能被嵌入在元件中，使用時不用支付IP版稅。這些改進型儲存控制器可提供支援下一代QDR II和QDR II+元件，以及DDR I/II和RLDRAM I/II儲存裝置的速度最快的可程式儲存介面。
Lattice的7.0版ispLEVER軟體設計工具套件支援LatticeSCM元件的完整HDL設計和驗證流，以及Lattice的其它技術領先的可程式元件。
借MIPS之力，Microchip期待在32位市場厚積薄發
不久前，微芯科技(Microchip Technology)公司宣佈推出其首款32位MCU產品，從而成為包括瑞薩科技、NEC、飛思卡爾、NXP等32位MCU玩家陣營中的新成員，也使得原本激烈的32位MCU競爭又憑添了幾分「熱度」。
延續之前的兼容路線，此次Microchip推出的PIC32系列提供良好的8位和16位MCU兼容性和輕鬆的升級路線。這裡特別值得注意的是，與上述這些自有32位MCU供應商或選擇ARM內核的廠商不同，此次Microchip推出的PIC32系列，選擇了MIPS內核。
為什麼選擇MIPS 內核？
在Microchip執行副總裁Ganesh Moorthy看來，32位市場應用非常複雜，因此最新32位MCU產品必須不僅需要和之前的PIC單片機兼容，還要擁有更高的性能、更大的存儲空間和豐富的工具、操作系統及軟件選擇，當然還要便於移植和易於使用、購買。「事實上，對於大多數客戶而言，選擇什麼樣的內核並不是最重要的。」Moorthy表示，「他們所關注的是在內核周圍可以集成多少外設？兼容性如何？」
MIPS MK4是MIPS公司的一個新內核，Microchip參與了該內核的開發，確保它適合於MCU市場。而MK4的優勢在與它具有可擴展性指令設定。這樣， Microchip就可以在針對某些特定應用時自由添加指令，從而達到優化的目的。同時它還擁有改進的指令流追蹤、更多的寄存器窗口和待機能力。
毫無疑問，Microchip之所以選擇MIPS內核，是希望為其自身及客戶進入圍繞MIPS內核所構建的龐大生態系統打開一扇大門。而走差異化路線，也使其能夠更為便捷地進入市場。同時，由於MIPS此前收購了模擬IP廠商Chipidea，Microchip也希望通過此次合作來拓展其模擬IP的潛在市場應用領域。
針對兩公司的合作，市場調研公司In-Stat首席分析師Max Baron表示：「Microchip優秀的架構師將會把MIPS架構的卓越性能在32位MCU中發揮到極致。一方面，Microchip擁有了MIPS 的卓越架構，而MIPS同時也得以分享Microchip這一領先MCU供應商的成就。對兩家公司而言，這是一大雙贏的合作。」
但不可忽視的是，在過去的幾年裡，ARM已經在32位內核領域擁有了為數眾多的授權使用者。我們沒有理由不相信，在不久的將來，MIPS與Microchip的聯手合作將動搖基於標準內核MCU市場的天平，未來的32位MCU市場競爭也會愈演愈烈。
全新PIC32系列，劍指未來32位MCU市場
目前，32位機在POS機，家用電表，工業控制等領域得到了廣泛應用。那麼對於Microchip而言，未來的市場機遇在哪裡？ Moorthy表示，Microchip重點關注的將會是以下三個方面：一是自身產品對於客戶而言應該易於試用、評估和使用；二是開發工具要具有成本效益，必須是客戶能夠負擔得起的；三是通過不斷開拓和加強與第三方的合作，使客戶有更多的軟件和開發工具便於選擇。
根據Microchip提供的資料，先期推出的PIC32系列產品包括7款新型通用器件，能夠在最高72 MHz頻率下運行，提供強大的代碼及數據存儲能力，具有最大512 KB的閃存和32 KB的RAM。同時還支持最多63個中斷向量。此外，該系列還包含一應俱全的集成外設，可大大降低整體設計的複雜性及成本。其中包括多種通信外設、一個支持外接存儲器及顯示裝置的16位並行主控端口，以及一個單電源片上穩壓器。
Moorthy表示，通過引入全新PIC32系列，Microchip將可以為客戶提供在不同產品系列之間無縫的移植路徑。設計人員可通過Microchip提供的業內兼容性最強的開發環境，使用8位、16位及32位MCU進行開發。目前，Microchip是唯一可提供單一開發環境的支持8位、16位及32位產品線的MCU廠商。而PIC32系列在性能和存儲上均得到了顯著提升，其引腳、外設和軟件保持了與Microchip 16位MCU/數字信號控制器系列的兼容性。
Microchip還增強了PIC32的調試性能和片上指令跟蹤能力。和傳統的MIPS架構相比，它擁有更少的引腳，並可擁有8個硬件斷點，包括6個指令斷點和2個數據斷點，支持邏輯與/邏輯或/順序組合。
新系列器件還得到Microchip免費MPLAB集成開發環境的全面支持，能夠省去客戶在開發工具方面的重複投資。此外，新的 Microchip產品還將從已構建的生態系統環境中受益。目前，該產品已得到11家提供集成開發環境、編譯器、調試器、操作系統及軟件的廠商的支持。
為了使更多客戶瞭解產品，Microchip還準備了一套售價為49.9美元，專為開發人員初用PIC32系列時所需一切資源的PIC32入門工具包。
培養未來人才 瑞薩捐贈台大機械所MCU開發套件
瑞薩科技(Renesas)日前將30套來自日本原廠的M16C/29 RSK微控制器(MCU)開發套件，捐贈給台大工學院機械研究所，做為教學研究之用。對於剛開始接觸這類型微控制器的使用者或負責開發設計的工程師們來說，該套工具除具備容易操作與功能強的特性，其所提供的平台亦可供User進行編碼、除錯的實作模擬，以及用來測試及評估設備本身及其週邊效能。
瑞薩是著眼於台大機械所的優秀師資，以及該所學生們過去在MCU、DSP等各項相關競賽中的卓越表現，而主動提出了此次捐贈。台灣瑞薩董事長森本哲哉(Tetsuya Morimoto)在捐贈儀式致詞時表示，該公司期望藉由此次的捐贈與互動，以及台大同學們的創意及研發能力，為市場帶來更多元的應用，而同時瑞薩也無異於多了一個值得投資及期待的菁英人才庫。
至於在台大方面，值得期待的除了這套工具本身的功能之外，不僅教授們得以擴展其應用教學領域，學生們更可跳脫書面教材，實際接觸到先進的微控制器技術，助益未來的職場生涯。
瑞薩是著眼於台大機械所的優秀師資，以及該所學生們過去在MCU、DSP等各項相關競賽中的卓越表現，而主動提出了此次捐贈。台灣瑞薩董事長森本哲哉(Tetsuya Morimoto)在捐贈儀式致詞時表示，該公司期望藉由此次的捐贈與互動，以及台大同學們的創意及研發能力，為市場帶來更多元的應用，而同時瑞薩也無異於多了一個值得投資及期待的菁英人才庫。
至於在台大方面，值得期待的除了這套工具本身的功能之外，不僅教授們得以擴展其應用教學領域，學生們更可跳脫書面教材，實際接觸到先進的微控制器技術，助益未來的職場生涯。
晶心科技發表32位元微處理器核心及工具軟體
原創性32位元CPU核心智財與系統晶片設計平台(Processor-based SoC Platforms)開發商晶心科技(Andes)，推出建構於一個全新指令集架構(ISA)的32位元微處理器軟核及硬核(Softcore、Hardcore) IP Andes Core，及配合SoC設計潮流的ESL (Electronic System Level)開發工具軟體AndeSight及AndESLive。
晶心表示，SoC設計業者與軟體開發業者，能藉此快速自我生成指令精確(Instruction Accurate)虛擬原型，這些虛擬原型可升級、可重覆使用。此外，晶心Andes Core的記憶體存取架構，更以多種特殊指令及記憶體介面，改善系統軟硬體之間相互運作的諧調關係。
晶心產品系列中Andes Core N12系列的N1213軟核擁有32組廣用暫存器(GPR)，以8級管線(pipeline)及動態分支預測(dynamic branch prediction)為主軸，配合低功耗快取結構及虛擬定址的近鄰記憶體(Local Memory)架構，解決在使用傳統嵌入式微處理器時記憶體存取延遲及頻寬不足的問題。
而具MMU及快取記憶體的CPU硬核，已經使用UMC 0.13um製程驗證成功，並整合多種週邊IP，此CPU硬核之運作時脈最差情形可以達到500MHz，Linux 2.4/2.6亦移植成功，所提供的AHB介面，能方便客戶整合其他IP進行測試及發展。晶心科技預計在2008年第二季完成以TSMC 90奈米製程設計硬核的Silicon驗證。
晶心Andes Core N12系列的AndeScore N1213針對現有及可預期未來的大多數軟硬體應用特性，組合16bit/32bit指令集，在提供功能之餘，縮小程式集所需的記憶體空間，進而達到降低成本的效益。再則Andes Core的Memory快速存讀功能，更進一步以有限的硬體成本，將整體系統總效能(Total System Efficiency)提升至另一最佳化層次。
本著高度可組態及總體效能的特點，N1213適用於日趨多功能化的商用及通訊產品市場，包括智慧型手機(Smart Phone)、數位電視(Digital TV)、網路電視(IPTV)、數位電視機上盒(STB)、數位錄放影機(DVD/DVR)、印表機、各種網路閘道裝置、無線網路、WiMAX，及區域儲存網路(SAN)等相關應用。若配合多核心架構的運用，N1213更可進一步滿足需求日增的智慧型終端裝置以及精簡型電腦等市場應用。
晶心科技的AndeSight及AndESLive使硬體工程師和軟體工程師具有一樣的能力去製作和修改他們各自的系統模型，這可以控制 NRE (Non Recurring Engineering)成本，可以使軟體工程師在拿到硬體原型之前，即可以進行軟體的開發及最佳化。
AndeSight及AndESLive可支援Andes自行定義ISA的多組系列32位元CPU核心包括N12及N10等。在SoC的開發計畫裡，Time to Market是決定整個計畫成本及滿足下游客戶的最重要關鍵。而AndeSight及AndESLive是一個讓SoC設計業者能在計畫初期就能開始軟體設計、偵錯、最佳化等工作，並對系統架構及功能進行檢驗的工具。
晶心表示，SoC設計業者與軟體開發業者，能藉此快速自我生成指令精確(Instruction Accurate)虛擬原型，這些虛擬原型可升級、可重覆使用。此外，晶心Andes Core的記憶體存取架構，更以多種特殊指令及記憶體介面，改善系統軟硬體之間相互運作的諧調關係。
晶心產品系列中Andes Core N12系列的N1213軟核擁有32組廣用暫存器(GPR)，以8級管線(pipeline)及動態分支預測(dynamic branch prediction)為主軸，配合低功耗快取結構及虛擬定址的近鄰記憶體(Local Memory)架構，解決在使用傳統嵌入式微處理器時記憶體存取延遲及頻寬不足的問題。
而具MMU及快取記憶體的CPU硬核，已經使用UMC 0.13um製程驗證成功，並整合多種週邊IP，此CPU硬核之運作時脈最差情形可以達到500MHz，Linux 2.4/2.6亦移植成功，所提供的AHB介面，能方便客戶整合其他IP進行測試及發展。晶心科技預計在2008年第二季完成以TSMC 90奈米製程設計硬核的Silicon驗證。
晶心Andes Core N12系列的AndeScore N1213針對現有及可預期未來的大多數軟硬體應用特性，組合16bit/32bit指令集，在提供功能之餘，縮小程式集所需的記憶體空間，進而達到降低成本的效益。再則Andes Core的Memory快速存讀功能，更進一步以有限的硬體成本，將整體系統總效能(Total System Efficiency)提升至另一最佳化層次。
本著高度可組態及總體效能的特點，N1213適用於日趨多功能化的商用及通訊產品市場，包括智慧型手機(Smart Phone)、數位電視(Digital TV)、網路電視(IPTV)、數位電視機上盒(STB)、數位錄放影機(DVD/DVR)、印表機、各種網路閘道裝置、無線網路、WiMAX，及區域儲存網路(SAN)等相關應用。若配合多核心架構的運用，N1213更可進一步滿足需求日增的智慧型終端裝置以及精簡型電腦等市場應用。
晶心科技的AndeSight及AndESLive使硬體工程師和軟體工程師具有一樣的能力去製作和修改他們各自的系統模型，這可以控制 NRE (Non Recurring Engineering)成本，可以使軟體工程師在拿到硬體原型之前，即可以進行軟體的開發及最佳化。
AndeSight及AndESLive可支援Andes自行定義ISA的多組系列32位元CPU核心包括N12及N10等。在SoC的開發計畫裡，Time to Market是決定整個計畫成本及滿足下游客戶的最重要關鍵。而AndeSight及AndESLive是一個讓SoC設計業者能在計畫初期就能開始軟體設計、偵錯、最佳化等工作，並對系統架構及功能進行檢驗的工具。
OneSpin發表新一代FPGA合成驗證解決方案
EDA軟體廠商OneSpin Solutions引進序列等價驗證方案，此方案可實現FPGA合成驗證。OneSpin Solutions表示，其360 EC-FPGA等價校驗器使設計者可以結合高階合成最佳化進行功能驗證，而高階合成最佳化在功能、性能和成本目標方面不可或缺。
此等價校驗器還能在暫存器轉移水準程式碼，和後合成FPGA網表之間驗證功能等效性，也可以在後合成表單和後佈局佈線FPGA網表之間驗證功能等效性。此方案旨在利用全部實施階段，檢測錯誤，失配上引進複雜的FPGA合成最佳化來維護設計功能。該方案同時支援原型和產品元件驗證。
OneSpin的CEO Peter Feis指出，複雜且高度最佳化的FPGA設計要使用等價驗證，設計者需要特殊的FPGA解決方案而非折衷的最佳化方式。OneSpin製造獨立的360 EC-FPGA，特製方案用來滿足這種需要。該等價校驗器可以和已設立的FPGA匹配，並且保證了設計品質。
此等價校驗器還能在暫存器轉移水準程式碼，和後合成FPGA網表之間驗證功能等效性，也可以在後合成表單和後佈局佈線FPGA網表之間驗證功能等效性。此方案旨在利用全部實施階段，檢測錯誤，失配上引進複雜的FPGA合成最佳化來維護設計功能。該方案同時支援原型和產品元件驗證。
OneSpin的CEO Peter Feis指出，複雜且高度最佳化的FPGA設計要使用等價驗證，設計者需要特殊的FPGA解決方案而非折衷的最佳化方式。OneSpin製造獨立的360 EC-FPGA，特製方案用來滿足這種需要。該等價校驗器可以和已設立的FPGA匹配，並且保證了設計品質。
2008年1月11日 星期五
Silicon Labs發佈C8051T610系列低成本8位MCU
Silicon Labs(芯科實驗室有限公司)近日發表C8051T610系列低成本8位微控制器，進一步擴大其居於領先的小型微控制器產品線。T610系列管腳兼容於Silicon Labs的C8051F310系列，提供客戶同樣精巧體積的低成本替代方案。C8051T610最適合面臨成本上升壓力的消費及工業應用，包括玩具、相機模塊，手機配件、便攜式裝置、家用裝置和馬達控制器。
T610內含可按字節來燒錄的EPROM，設計人員首次燒錄這些內存後，還能在稍後繼續燒錄尚未使用的內存，這使T610系列的EPROM比傳統的可單次燒錄內存更有彈性。T610採用專利的流水線式單週期8051核心，中央處理器帶寬最高25MIPS，還包含可測量模擬信號的高精確度模擬數字轉換器 (ADC)、穩壓器和精準內部振盪器等許多強大功能，故能提供很高的每平方毫米功能密度，進而減少所需的外部元器件數目以及最終產品的體積與成本。
Silicon Laboratories的小型微控制器提供「四角操作」(four-corner operation) 能力，這表示它們不必限制操作條件就能達到最佳數據表規格。微控制器的中央處理器能在整個操作溫度和供應電壓範圍以25MHz速率操作，而且就算中央處理器以全速操作，ADC在整個溫度和電壓範圍內的速度和精確度也不受影響。芯片內置精準振盪器已經過校準，其誤差在最惡劣的溫度和供應電壓條件下也不會超過 2%，這使其精確度在任何情況下都能達到最起碼的規格要求。
設計人員發展T610應用系統時，可先利用內含閃存的同等級器件F310微控制器設計系統原型，然後再改用T610器件，整個過程完全不必修改硬件。Silicon Labs還提供一套功能完整的開發套件，包括利用T610發展嵌入式系統所需的全部硬件與軟件以及一個用來燒錄EPROM內存的插座。
C8051T610小型微控制器系列現已開始供應。
T610內含可按字節來燒錄的EPROM，設計人員首次燒錄這些內存後，還能在稍後繼續燒錄尚未使用的內存，這使T610系列的EPROM比傳統的可單次燒錄內存更有彈性。T610採用專利的流水線式單週期8051核心，中央處理器帶寬最高25MIPS，還包含可測量模擬信號的高精確度模擬數字轉換器 (ADC)、穩壓器和精準內部振盪器等許多強大功能，故能提供很高的每平方毫米功能密度，進而減少所需的外部元器件數目以及最終產品的體積與成本。
Silicon Laboratories的小型微控制器提供「四角操作」(four-corner operation) 能力，這表示它們不必限制操作條件就能達到最佳數據表規格。微控制器的中央處理器能在整個操作溫度和供應電壓範圍以25MHz速率操作，而且就算中央處理器以全速操作，ADC在整個溫度和電壓範圍內的速度和精確度也不受影響。芯片內置精準振盪器已經過校準，其誤差在最惡劣的溫度和供應電壓條件下也不會超過 2%，這使其精確度在任何情況下都能達到最起碼的規格要求。
設計人員發展T610應用系統時，可先利用內含閃存的同等級器件F310微控制器設計系統原型，然後再改用T610器件，整個過程完全不必修改硬件。Silicon Labs還提供一套功能完整的開發套件，包括利用T610發展嵌入式系統所需的全部硬件與軟件以及一個用來燒錄EPROM內存的插座。
C8051T610小型微控制器系列現已開始供應。
2008年1月10日 星期四
Xilinx unveils FPGA-based auto ECU devt kit
At the Consumer Electronics Show (CES), Xilinx, Inc. has announced immediate availability of the Xilinx Automotive (XA) Electronic Control Unit (ECU) Development Kit, based on its low-cost family of automotive-qualified Xilinx XA Spartan-3E field programmable gate arrays. The XA Automotive ECU kit provides a platform for rapid development of in-vehicle networking, infotainment, driver assistance, and driver information systems.
Xilinx teamed with Si-Gate GmbH to develop the XA Automotive ECU Development Kit. The kit includes a development board with pre-engineered hardware interfaces, and supports a host of automotive application intellectual property. With such a complete development environment, automotive designers can quickly evaluate devices and get their designs up and running right out of the box.
"The inherent flexibility and programmability of FPGAs have changed the way automotive systems designers think about development time. Now, it's all about making it easier for them to build more complex FPGA-based systems even faster, and reducing that key time-to-market," said Kevin Tanaka, worldwide automotive marketing and product planning manager of the Automotive Division at Xilinx. "Our new Automotive ECU Development Kit does just that, enabling integration of low-cost FPGA platforms into a new breed of intelligent in-vehicle electronics."
The XA Automotive ECU Development Kit provides all the components needed to develop entire subsystems, including an XA1600E development board equipped with an XA Spartan-3E 1.6 million system gate FPGA, and on-board hardware interfaces such as CAN 2.0B and C, Ethernet 10/100, USB 2.0, SPI and SCI. Pre-verified Xilinx and third-party application IP provides the necessary building blocks for developing MOST systems, FlexRay connectivity, along with high and low-speed CAN bus interfaces. The kit also includes a power supply with universal adapter, programming and custom serial cables, QuickStart Guide, and resource CD with a reference design for easy evaluation. Evaluation versions of the Xilinx Embedded Development Kit and ISE design tools are also supported.
The XA Spartan-3E FPGA family is tested to meet the needs of high-volume, cost-sensitive automotive electronics applications. The five-member family offers densities ranging from 100,000 to 1.6 million-system gates with various package options. These 90-nm devices deliver more functionality and I/O bandwidth per dollar than previously possible, setting new standards in the programmable logic industry. Because of their exceptionally low cost, XA Spartan-3E FPGAs offer a superior alternative to the high mask costs and lengthy development cycles of ASICs and ASSPs.
The XA Automotive ECU Development Kit is immediately available for Rs.59,020.19 ($1,495).
Xilinx teamed with Si-Gate GmbH to develop the XA Automotive ECU Development Kit. The kit includes a development board with pre-engineered hardware interfaces, and supports a host of automotive application intellectual property. With such a complete development environment, automotive designers can quickly evaluate devices and get their designs up and running right out of the box.
"The inherent flexibility and programmability of FPGAs have changed the way automotive systems designers think about development time. Now, it's all about making it easier for them to build more complex FPGA-based systems even faster, and reducing that key time-to-market," said Kevin Tanaka, worldwide automotive marketing and product planning manager of the Automotive Division at Xilinx. "Our new Automotive ECU Development Kit does just that, enabling integration of low-cost FPGA platforms into a new breed of intelligent in-vehicle electronics."
The XA Automotive ECU Development Kit provides all the components needed to develop entire subsystems, including an XA1600E development board equipped with an XA Spartan-3E 1.6 million system gate FPGA, and on-board hardware interfaces such as CAN 2.0B and C, Ethernet 10/100, USB 2.0, SPI and SCI. Pre-verified Xilinx and third-party application IP provides the necessary building blocks for developing MOST systems, FlexRay connectivity, along with high and low-speed CAN bus interfaces. The kit also includes a power supply with universal adapter, programming and custom serial cables, QuickStart Guide, and resource CD with a reference design for easy evaluation. Evaluation versions of the Xilinx Embedded Development Kit and ISE design tools are also supported.
The XA Spartan-3E FPGA family is tested to meet the needs of high-volume, cost-sensitive automotive electronics applications. The five-member family offers densities ranging from 100,000 to 1.6 million-system gates with various package options. These 90-nm devices deliver more functionality and I/O bandwidth per dollar than previously possible, setting new standards in the programmable logic industry. Because of their exceptionally low cost, XA Spartan-3E FPGAs offer a superior alternative to the high mask costs and lengthy development cycles of ASICs and ASSPs.
The XA Automotive ECU Development Kit is immediately available for Rs.59,020.19 ($1,495).
三洋採用Altera FPGA與Nios II組合方案提升系統效能
Altera公司宣佈，三洋電子(SANYO)已採用Altera Cyclone II FPGA和Nios II嵌入式處理器，應用在其PLV-Z2000 1080p家庭劇院投影機，以進一步提高家庭娛樂系統的影像品質；並應用在其CCA-BC200汽車後視倒車攝影系統，以降低廣角和偏角失真。
Altera的Cyclone II FPGA結合其Nios II嵌入式處理器，可實現高性能影像處理功能，例如縮放和編碼以及控制功能。而Nios II嵌入式處理器具備多項增強功能，包括浮點、硬體加速與C程式碼函式自動加速等，使其持續在軟式核心處理器領域的性能優勢。
Altera公司的FPGA和嵌入式處理器組合方案的高階影像處理功能，可使三洋最新款家庭劇院投影機的對比度達到15,000:1，實現色彩更豐富、更逼真的影像，同時提高了解析度，柔和的影像甚至達到膠片的視覺感受，所提供的7級預設校準功能可適應各種視聽室和環境亮度變化。
Altera解決方案還可實現影像轉換、濾波、平滑和混合等高階演算法，為三洋電子CCA-BC200系統提供即時「魚眼」校正功能，防止「梯形失真」。這些功能實現清晰、正確的影像，幫助駕駛員安全地進行倒車，清楚地看到道路上有什麼障礙。
三洋電子的CCA-BC200是首款配件市場後視倒車攝影系統。該系統可以連接至所有汽車的視訊監視系統，對影像進行數位校正，實現更清晰自然的影像。
此外，三洋電子並表示，採用Altera的Quartus II軟體也使其更為提高整合度，以迅速實現各種複雜設計與獲得產品上市優勢。三洋電子並在2008年國際消費性電子展(CES)上，展示其PLV-Z2000 1080p家庭劇院投影機與後視倒車攝影系統。
Altera的Cyclone II FPGA結合其Nios II嵌入式處理器，可實現高性能影像處理功能，例如縮放和編碼以及控制功能。而Nios II嵌入式處理器具備多項增強功能，包括浮點、硬體加速與C程式碼函式自動加速等，使其持續在軟式核心處理器領域的性能優勢。
Altera公司的FPGA和嵌入式處理器組合方案的高階影像處理功能，可使三洋最新款家庭劇院投影機的對比度達到15,000:1，實現色彩更豐富、更逼真的影像，同時提高了解析度，柔和的影像甚至達到膠片的視覺感受，所提供的7級預設校準功能可適應各種視聽室和環境亮度變化。
Altera解決方案還可實現影像轉換、濾波、平滑和混合等高階演算法，為三洋電子CCA-BC200系統提供即時「魚眼」校正功能，防止「梯形失真」。這些功能實現清晰、正確的影像，幫助駕駛員安全地進行倒車，清楚地看到道路上有什麼障礙。
三洋電子的CCA-BC200是首款配件市場後視倒車攝影系統。該系統可以連接至所有汽車的視訊監視系統，對影像進行數位校正，實現更清晰自然的影像。
此外，三洋電子並表示，採用Altera的Quartus II軟體也使其更為提高整合度，以迅速實現各種複雜設計與獲得產品上市優勢。三洋電子並在2008年國際消費性電子展(CES)上，展示其PLV-Z2000 1080p家庭劇院投影機與後視倒車攝影系統。
Altera Cyclone III系列65-nm FPGA 8個型號產品實現量產
Altera公司日前宣佈，低功耗、低成本Cyclone III系列65-nm FPGA所有8個型號的產品級芯片實現量產。自從2007年3月推出以來，Cyclone III系列產品已迅速應用於無線、軍事、顯示、汽車和工業市場的大量客戶系統中。
Altera公司低成本產品營銷總監Luanne Schirrmeister評論說：「作為業界首款也是唯一一款65-nm低成本FPGA系列，Cyclone III器件在數字系統設計中前所未有地同時實現了高密度、低功耗和低成本。而當今FPGA設計人員需要的是經過硬件測試的全面解決方案，因此，我們開發並推出了三種不同的開發套件，以及專用知識產權和參考設計，以加速產品面市，幫助客戶降低開發成本。」
Cyclone III器件應用成功的幾個例子包括：
·需要實時以太網通信的工業設備，為包括EtherCAT在內的多種協議提供知識產權(IP)支持
·為汽車網絡設計人員提供的網絡接口產品
·適合軟件無線電(SDR)應用的軟件編程配置平台
Cyclone III器件功耗比競爭FPGA低75％，具有5K至120K的邏輯單元(LE)，以及4 Mbits的存儲器和288個數字信號處理(DSP)乘法器。Cyclone III系列採用了台積電(TSMC)的65-nm低功耗(LP)工藝，提供商業、工業和擴展溫度範圍支持
Altera公司低成本產品營銷總監Luanne Schirrmeister評論說：「作為業界首款也是唯一一款65-nm低成本FPGA系列，Cyclone III器件在數字系統設計中前所未有地同時實現了高密度、低功耗和低成本。而當今FPGA設計人員需要的是經過硬件測試的全面解決方案，因此，我們開發並推出了三種不同的開發套件，以及專用知識產權和參考設計，以加速產品面市，幫助客戶降低開發成本。」
Cyclone III器件應用成功的幾個例子包括：
·需要實時以太網通信的工業設備，為包括EtherCAT在內的多種協議提供知識產權(IP)支持
·為汽車網絡設計人員提供的網絡接口產品
·適合軟件無線電(SDR)應用的軟件編程配置平台
Cyclone III器件功耗比競爭FPGA低75％，具有5K至120K的邏輯單元(LE)，以及4 Mbits的存儲器和288個數字信號處理(DSP)乘法器。Cyclone III系列採用了台積電(TSMC)的65-nm低功耗(LP)工藝，提供商業、工業和擴展溫度範圍支持
Cadence, Mentor launch Open Verification Methodology
A result of their joint efforts to unify the SystemVerilog method, Cadence Design Systems Inc. and Mentor Graphics Corp. has launched the Open Verification Methodology (OVM).
Distributed under the standard open-source Apache 2.0 license, the OVM source code, documentation and use examples may be downloaded free of charge from www.ovmworld.org. The OVM Web site is the central point of access for the OVM source code, providing information about partners, events, seminars, training, how-to instructions and future plans.
The OVM, based on IEEE Std. 1800-2005 SystemVerilog standard, is the first open, language interoperable, SystemVerilog verification methodology in the industry. The OVM provides a methodology and accompanying library that allow users to create modular, reusable verification environments in which components communicate with each other via standard transaction-level modeling interfaces. It also enables intra- and inter-company reuse through a common methodology and classes for virtual sequences and block-to-system reuse, and full integration with other languages commonly used in production flows.
As a joint development initiative between Mentor Graphics and Cadence Design Systems, the OVM is supported on multiple verification platforms ideally suited to both novice and expert verification engineers.
The OVM includes the foundation-level utilities necessary for building advanced object-oriented, coverage-driven verification environments and reusable verification IP (VIP) in SystemVerilog. The OVM reduces the complexity of adopting SystemVerilog by embedding verification practices into its methodology and library, and significantly shortens the time to create verification environments. It easily integrates plug-and-play VIP and ensures code portability and reuse.
"The OVM represents a major step forward in protecting our customers' investment in verification flows and reusable VIP," said Robert Hum, VP and general manager of Mentor's verification and test business unit. "After extensive customer interaction, we believe OVM will definitely accelerate the move to SystemVerilog, and provide significant competitive advantage to design and verification teams around the world."
"We have discussed OVM with more than a thousand engineers at customer sites and have worked with more than a dozen customers and partners during the beta period," said Ziv Binyamini, corporate VP, product and technologies organization at Cadence. "The level of interest in OVM is overwhelming, so we are pleased to be able to make it available to the entire industry as a critical step in delivering on the full promise of SystemVerilog."
Distributed under the standard open-source Apache 2.0 license, the OVM source code, documentation and use examples may be downloaded free of charge from www.ovmworld.org. The OVM Web site is the central point of access for the OVM source code, providing information about partners, events, seminars, training, how-to instructions and future plans.
The OVM, based on IEEE Std. 1800-2005 SystemVerilog standard, is the first open, language interoperable, SystemVerilog verification methodology in the industry. The OVM provides a methodology and accompanying library that allow users to create modular, reusable verification environments in which components communicate with each other via standard transaction-level modeling interfaces. It also enables intra- and inter-company reuse through a common methodology and classes for virtual sequences and block-to-system reuse, and full integration with other languages commonly used in production flows.
As a joint development initiative between Mentor Graphics and Cadence Design Systems, the OVM is supported on multiple verification platforms ideally suited to both novice and expert verification engineers.
The OVM includes the foundation-level utilities necessary for building advanced object-oriented, coverage-driven verification environments and reusable verification IP (VIP) in SystemVerilog. The OVM reduces the complexity of adopting SystemVerilog by embedding verification practices into its methodology and library, and significantly shortens the time to create verification environments. It easily integrates plug-and-play VIP and ensures code portability and reuse.
"The OVM represents a major step forward in protecting our customers' investment in verification flows and reusable VIP," said Robert Hum, VP and general manager of Mentor's verification and test business unit. "After extensive customer interaction, we believe OVM will definitely accelerate the move to SystemVerilog, and provide significant competitive advantage to design and verification teams around the world."
"We have discussed OVM with more than a thousand engineers at customer sites and have worked with more than a dozen customers and partners during the beta period," said Ziv Binyamini, corporate VP, product and technologies organization at Cadence. "The level of interest in OVM is overwhelming, so we are pleased to be able to make it available to the entire industry as a critical step in delivering on the full promise of SystemVerilog."
IT自救術－x86處理器的結構
文/嚴立群 (記者) 2008-01-10
既然是要研究處理器的「原理」，所以我們得找個「簡單的」來開刀。就類似可憐的青蛙總是要在生物課被解剖一樣，你總不好一開始就解剖大野狼吧！
要了解個人電腦的運作原理，我們決定先研究處理器的原理。而為了研究處理器的原理，我們挑選了所謂的「Intel x86」處理器作為研究的對象。
為何不挑別種處理器？x86處理器是個好的研究對象嗎？
從「幾乎人手一臺」這個角度看，x86是個很讚的研究對象。
有人會說，「x86的架構不夠優雅」、「x86就像是用膠水、剪刀等工具去拼貼出來的怪物」、「x86的概念很落後」、「x86有很多歷史的包袱」。老實說，他們說的都對。
但是，so what？
又沒人要你跟它結婚？我們只是研究一門學問而已。x86處理器雖然不夠完美，可看在它可是目前地球上數量最多的處理器的份上，就用它來當作研究的對象，實在很方便。所以，關於「美學」和「神學」的部份，暫時就不要理會了。
x86的「由來」
處理器早期並不是一顆晶片。早期的電腦，CPU是由一大堆晶片組成，專司「運算」的功能。一大堆晶片，占用很大的空間，真空管閃爍著奇異的光芒並發出高熱，計算的結果用燈號顯示。不過，這種畫面我只看過照片，沒有親眼見過，也許某些紀錄片上出現過吧！
直接跳到近代，Intel製造了所謂的「微處理器」。Intel在處理器市場算是先驅，第一個產品稱為4004，後來又陸續推出了8008、8080、 8086、8088……。不過，真正讓Intel大紅大紫的產品，當然是首先被IBM選用，拿去製造IBM PC的「8088」。
Intel在8088之後，陸續推出了很多後繼產品，像是80186/188、80286、80386和80486。這些產品（除了 80186/188以外）都大量使用在IBM 相容PC電腦上。由於太受歡迎了，因此有許多公司就開始了「仿製」的工程。幾個比較有名的，包括了NEC（V20、V30）、AMD（AMD的286、 386和Am486等等）、Cyrix……。臺灣的聯電也做過，不過很快就收掉了這個事業（原因很難說，但是很快就收得一絲痕跡都不留）。
使用編號來命名晶片，是電子業的慣例。電子產品使用各家的晶片組裝，而相同（或是類似）編號的晶片會有幾乎一模一樣的性能，也就成為眾所周知的事情。所以，大家仿製Intel的處理器，也會刻意（如果膽子夠大）使用x86的編號。但這對Intel來說，可不是件令他們開心的事情。不幸的是，由於編號不能註冊，Intel也無法主張他們有80x86的商標使用權。因此，80486系列處理器之後，Intel幫處理器改名為Pentium，沿用至最近。目前Pentium處理器已經陸續被更高階的「Core」系列所取代，但Pentium名稱仍在中、低階產品中繼續使用。
不過，由於80x86這名稱被使用得太廣泛，因此，這系列處理器就被廣泛的稱為x86處理器。相關的產品（作業系統、編譯程式……）也都會冠上x86字眼。舉例來說，Windows Vista其中一個就是「x86版本」。
處理器的「名稱」和「相容」間的關係
多年以前，當Intel把當時他們最新推出的處理器命名為Pentium，並註冊為商標之後，其他廠商就不「方便」再抄了。有一種方法是：那使用原本應該用的「586」當處理器名字（反正你Intel不用，那我用）。另外的方式則是：我也取個自己的名字，但是設法讓大家知道，我的處理器和 Intel相容。
當年市場上的兩個主要x86相容處理器製造廠商，一個是Cyrix，它就曾經推出過所謂的Cyrix 5x86和6x86處理器；另一個就是現在還頗知名的AMD，它當年則推出過所謂的5K86。你可以說，因為競爭激烈，廠商無所不用其極地想玩出自己的一片天。
這時，我們可以給各位一個很重要的概念，稱為處理器的「相容」。
處理器只是個晶片，接收電子訊號，然後傳出電子訊號。這些電子訊號通常有代表意義，送進來的是程式和資料，傳出去的是運算結果。Intel設計出一個處理器，能夠做訊號的處理（也就是接受「輸入」並提供「輸出」）；你如果能做出一個處理器，能夠達到和模仿對象一樣的輸入／輸出結果，那就是「相容」。
請各位先複習一下上期講的，構成處理器的兩個元素，一個是「暫存器」，一個是「指令」。然後，請各位再看看這期的程式範例，一樣的印字程式。
通常，處理器有它的暫存器和專屬的指令，程式得使用該處理器專屬的暫存器結構和指令，才能正常運作。以印字程式為例，「MOV AH, 02」這行程式碼，執行時會變成「電子訊號」送到處理器裡面。「相容處理器」有什麼特色？很簡單，它們只要能處理一樣的程式碼，能夠輸入相同的電子訊號並得到一樣的程式碼執行效果，那就是「相容」。
不過，硬體是個很複雜的東西，老實說要做到「100%相容」真不是件容易的事。只不過利之所趨，還是有人有辦法可以做出相容處理器，並且執行各種程式，真是很厲害。
x86與x64的簡單說明
當然，在競爭者環伺的情況下，Intel只有設法不斷推出更新、更快、更好的產品以設法擊敗競爭者。所以早期的處理器有所謂的16位元處理器，像是8086/8088和80286。
所謂16位元，這「位元」指的是暫存器的寬度（一般說法是如此）。暫存器是「暫存資料，供處理器用在運算用途的空間」，因此它的寬度（空間大小），會影響資料處理的速度和精密程度。一般而言，16位元處理器的暫存器寬度，實在是太小了，因此在80386推出時，Intel使用的是32位元暫存器架構，整個指令集也因此大幅翻新。
這個架構，到現在仍是所有x86處理器和應用程式使用的主要架構，可說是夠偉大囉！
所以，目前只要提到x86架構，大多是指這個32位元的Intel處理器架構，Intel自己則是使用「IA-32」這樣的名稱。
AMD為了要贏過Intel，並提供自己的處理器一個更優的特點，在幾年前則推出了所謂的64位元架構，使用在自己的AMD Athlon處理器上。只是後來Intel處理器也全面支援這個架構，並使用自己的「IA-64」或是「EM64T」的名稱。目前新出世的處理器，大多支援此架構了。而Microsoft最新推出的Windows Vista，也因此有所謂的Vista x86和Vista x64兩個版本。簡而言之，「x86」就是32位元架構，而「x64」則是指64位元架構。這樣的說法不算精確，乃是「約定俗成」，但是一般都是如此稱呼，各位知道一下並無壞處。
此外就是，x86處理器升級到64位元之後，通常在設計上就是「雙模」，既可以跑32位元程式，也可以跑64位元程式。不過，這都得在64位元作業系統下才能發揮。這部份的課題稍微複雜，我現在僅簡單跟各位宣布：目前64位元的應用程式主要都是「專業的繪圖、數學軟體」，一般應用軟體就很少了。
那有沒有128位元處理器？
我聽過一個說法，64位元處理器就夠地球人移民到織女星了，所以128位元處理器應該是不用想太多。
x86暫存器架構
當你在命令列使用DEBUG，無論你的處理器是Pentium III、Pentium 4還是Core/Core 2 Duo，這時它的行為都會像是個8086。
太好了，因為這樣夠單純，所以我們來看看8086的暫存器架構。
再次強調，所謂的「暫存器」就是可以「暫時地記住數字」，方便處理器進行演算用的空間而已，「暫存一下數字」就對了。早期的處理器暫存器數量很小，寬度也不寬。8086已經算是先進的產品！有十四個主要的暫存器，並有六種不同的種類：
一般用途暫存器
8086共有四個General Purpose Register，稱為AX、BX、CX、DX。不過，ABCD可不是因為「它們是英文的前面四個字母」而已，A可以視為是「Accumulator」，累積器（就是最一般、最常用的用途的意思）；B可視為是「Base」，基底的意思（基底是什麼意思？先別管好了）；C通常用來當作「Counter」，計數器；D通常表示「Data General」，「一般存放資料用途」的意思。
一般用途暫存器雖然是「可以萬用」，但實際上不是每個都可以的，像是CX，大多就真的用來做計數器，並不會隨便亂用之，所以8086的一般用途暫存器其實很少的。
節區暫存器
執行程式時，x86的設計是讓程式碼中分區存放程式、資料等等，其中的管理會依靠所謂的「Segment Register」。8086共有CS、DS、SS和ES等四個節區暫存器。
堆疊暫存器
SP和BP是Stack Pointer暫存器，通常是用在「程式碼堆疊的控制」上頭。
喔，堆疊是啥？呵呵，也一樣，先別管吧！等你寫程式時，用到了才能比較理解。
索引暫存器
SI和DI是所謂的Index暫存器，可以用來當作像是大量記憶空間（程式裡面的陣列）中，像是A[1]、A[2]的索引指示用。
旗標暫存器
Flag Register主要是記錄程式執行的一些「狀態」，很像是「信號機」。利用這些旗標狀態的變化，程式設計師才得以控制程式的流程。
程式計數器
IP（Instruction Pointer）主要就是記錄程式碼目前執行位址的暫存器。
本期結語：只能從實踐中漸漸了解
其實，從「文字說明」中，各位很難了解處理器運作的原理。你得從程式的「實作」中，才能真正了解到底暫存器是怎麼一回事？堆疊、指標又是怎麼運用？老實說，無論是文書處理還是該死的病毒，都是用這些程式原理去撰寫的，不了解之，你就無法了解電腦的運作原理了。
下期我想先從DEBUG的教學，來教各位認識x86處理器的簡單架構。
既然是要研究處理器的「原理」，所以我們得找個「簡單的」來開刀。就類似可憐的青蛙總是要在生物課被解剖一樣，你總不好一開始就解剖大野狼吧！
要了解個人電腦的運作原理，我們決定先研究處理器的原理。而為了研究處理器的原理，我們挑選了所謂的「Intel x86」處理器作為研究的對象。
為何不挑別種處理器？x86處理器是個好的研究對象嗎？
從「幾乎人手一臺」這個角度看，x86是個很讚的研究對象。
有人會說，「x86的架構不夠優雅」、「x86就像是用膠水、剪刀等工具去拼貼出來的怪物」、「x86的概念很落後」、「x86有很多歷史的包袱」。老實說，他們說的都對。
但是，so what？
又沒人要你跟它結婚？我們只是研究一門學問而已。x86處理器雖然不夠完美，可看在它可是目前地球上數量最多的處理器的份上，就用它來當作研究的對象，實在很方便。所以，關於「美學」和「神學」的部份，暫時就不要理會了。
x86的「由來」
處理器早期並不是一顆晶片。早期的電腦，CPU是由一大堆晶片組成，專司「運算」的功能。一大堆晶片，占用很大的空間，真空管閃爍著奇異的光芒並發出高熱，計算的結果用燈號顯示。不過，這種畫面我只看過照片，沒有親眼見過，也許某些紀錄片上出現過吧！
直接跳到近代，Intel製造了所謂的「微處理器」。Intel在處理器市場算是先驅，第一個產品稱為4004，後來又陸續推出了8008、8080、 8086、8088……。不過，真正讓Intel大紅大紫的產品，當然是首先被IBM選用，拿去製造IBM PC的「8088」。
Intel在8088之後，陸續推出了很多後繼產品，像是80186/188、80286、80386和80486。這些產品（除了 80186/188以外）都大量使用在IBM 相容PC電腦上。由於太受歡迎了，因此有許多公司就開始了「仿製」的工程。幾個比較有名的，包括了NEC（V20、V30）、AMD（AMD的286、 386和Am486等等）、Cyrix……。臺灣的聯電也做過，不過很快就收掉了這個事業（原因很難說，但是很快就收得一絲痕跡都不留）。
使用編號來命名晶片，是電子業的慣例。電子產品使用各家的晶片組裝，而相同（或是類似）編號的晶片會有幾乎一模一樣的性能，也就成為眾所周知的事情。所以，大家仿製Intel的處理器，也會刻意（如果膽子夠大）使用x86的編號。但這對Intel來說，可不是件令他們開心的事情。不幸的是，由於編號不能註冊，Intel也無法主張他們有80x86的商標使用權。因此，80486系列處理器之後，Intel幫處理器改名為Pentium，沿用至最近。目前Pentium處理器已經陸續被更高階的「Core」系列所取代，但Pentium名稱仍在中、低階產品中繼續使用。
不過，由於80x86這名稱被使用得太廣泛，因此，這系列處理器就被廣泛的稱為x86處理器。相關的產品（作業系統、編譯程式……）也都會冠上x86字眼。舉例來說，Windows Vista其中一個就是「x86版本」。
處理器的「名稱」和「相容」間的關係
多年以前，當Intel把當時他們最新推出的處理器命名為Pentium，並註冊為商標之後，其他廠商就不「方便」再抄了。有一種方法是：那使用原本應該用的「586」當處理器名字（反正你Intel不用，那我用）。另外的方式則是：我也取個自己的名字，但是設法讓大家知道，我的處理器和 Intel相容。
當年市場上的兩個主要x86相容處理器製造廠商，一個是Cyrix，它就曾經推出過所謂的Cyrix 5x86和6x86處理器；另一個就是現在還頗知名的AMD，它當年則推出過所謂的5K86。你可以說，因為競爭激烈，廠商無所不用其極地想玩出自己的一片天。
這時，我們可以給各位一個很重要的概念，稱為處理器的「相容」。
處理器只是個晶片，接收電子訊號，然後傳出電子訊號。這些電子訊號通常有代表意義，送進來的是程式和資料，傳出去的是運算結果。Intel設計出一個處理器，能夠做訊號的處理（也就是接受「輸入」並提供「輸出」）；你如果能做出一個處理器，能夠達到和模仿對象一樣的輸入／輸出結果，那就是「相容」。
請各位先複習一下上期講的，構成處理器的兩個元素，一個是「暫存器」，一個是「指令」。然後，請各位再看看這期的程式範例，一樣的印字程式。
通常，處理器有它的暫存器和專屬的指令，程式得使用該處理器專屬的暫存器結構和指令，才能正常運作。以印字程式為例，「MOV AH, 02」這行程式碼，執行時會變成「電子訊號」送到處理器裡面。「相容處理器」有什麼特色？很簡單，它們只要能處理一樣的程式碼，能夠輸入相同的電子訊號並得到一樣的程式碼執行效果，那就是「相容」。
不過，硬體是個很複雜的東西，老實說要做到「100%相容」真不是件容易的事。只不過利之所趨，還是有人有辦法可以做出相容處理器，並且執行各種程式，真是很厲害。
x86與x64的簡單說明
當然，在競爭者環伺的情況下，Intel只有設法不斷推出更新、更快、更好的產品以設法擊敗競爭者。所以早期的處理器有所謂的16位元處理器，像是8086/8088和80286。
所謂16位元，這「位元」指的是暫存器的寬度（一般說法是如此）。暫存器是「暫存資料，供處理器用在運算用途的空間」，因此它的寬度（空間大小），會影響資料處理的速度和精密程度。一般而言，16位元處理器的暫存器寬度，實在是太小了，因此在80386推出時，Intel使用的是32位元暫存器架構，整個指令集也因此大幅翻新。
這個架構，到現在仍是所有x86處理器和應用程式使用的主要架構，可說是夠偉大囉！
所以，目前只要提到x86架構，大多是指這個32位元的Intel處理器架構，Intel自己則是使用「IA-32」這樣的名稱。
AMD為了要贏過Intel，並提供自己的處理器一個更優的特點，在幾年前則推出了所謂的64位元架構，使用在自己的AMD Athlon處理器上。只是後來Intel處理器也全面支援這個架構，並使用自己的「IA-64」或是「EM64T」的名稱。目前新出世的處理器，大多支援此架構了。而Microsoft最新推出的Windows Vista，也因此有所謂的Vista x86和Vista x64兩個版本。簡而言之，「x86」就是32位元架構，而「x64」則是指64位元架構。這樣的說法不算精確，乃是「約定俗成」，但是一般都是如此稱呼，各位知道一下並無壞處。
此外就是，x86處理器升級到64位元之後，通常在設計上就是「雙模」，既可以跑32位元程式，也可以跑64位元程式。不過，這都得在64位元作業系統下才能發揮。這部份的課題稍微複雜，我現在僅簡單跟各位宣布：目前64位元的應用程式主要都是「專業的繪圖、數學軟體」，一般應用軟體就很少了。
那有沒有128位元處理器？
我聽過一個說法，64位元處理器就夠地球人移民到織女星了，所以128位元處理器應該是不用想太多。
x86暫存器架構
當你在命令列使用DEBUG，無論你的處理器是Pentium III、Pentium 4還是Core/Core 2 Duo，這時它的行為都會像是個8086。
太好了，因為這樣夠單純，所以我們來看看8086的暫存器架構。
再次強調，所謂的「暫存器」就是可以「暫時地記住數字」，方便處理器進行演算用的空間而已，「暫存一下數字」就對了。早期的處理器暫存器數量很小，寬度也不寬。8086已經算是先進的產品！有十四個主要的暫存器，並有六種不同的種類：
一般用途暫存器
8086共有四個General Purpose Register，稱為AX、BX、CX、DX。不過，ABCD可不是因為「它們是英文的前面四個字母」而已，A可以視為是「Accumulator」，累積器（就是最一般、最常用的用途的意思）；B可視為是「Base」，基底的意思（基底是什麼意思？先別管好了）；C通常用來當作「Counter」，計數器；D通常表示「Data General」，「一般存放資料用途」的意思。
一般用途暫存器雖然是「可以萬用」，但實際上不是每個都可以的，像是CX，大多就真的用來做計數器，並不會隨便亂用之，所以8086的一般用途暫存器其實很少的。
節區暫存器
執行程式時，x86的設計是讓程式碼中分區存放程式、資料等等，其中的管理會依靠所謂的「Segment Register」。8086共有CS、DS、SS和ES等四個節區暫存器。
堆疊暫存器
SP和BP是Stack Pointer暫存器，通常是用在「程式碼堆疊的控制」上頭。
喔，堆疊是啥？呵呵，也一樣，先別管吧！等你寫程式時，用到了才能比較理解。
索引暫存器
SI和DI是所謂的Index暫存器，可以用來當作像是大量記憶空間（程式裡面的陣列）中，像是A[1]、A[2]的索引指示用。
旗標暫存器
Flag Register主要是記錄程式執行的一些「狀態」，很像是「信號機」。利用這些旗標狀態的變化，程式設計師才得以控制程式的流程。
程式計數器
IP（Instruction Pointer）主要就是記錄程式碼目前執行位址的暫存器。
本期結語：只能從實踐中漸漸了解
其實，從「文字說明」中，各位很難了解處理器運作的原理。你得從程式的「實作」中，才能真正了解到底暫存器是怎麼一回事？堆疊、指標又是怎麼運用？老實說，無論是文書處理還是該死的病毒，都是用這些程式原理去撰寫的，不了解之，你就無法了解電腦的運作原理了。
下期我想先從DEBUG的教學，來教各位認識x86處理器的簡單架構。
2008年1月9日 星期三
Xilinx開放源碼硬件運動成果初現，產學研共引電子創新設計新
Xilinx開放源碼硬件運動成果初現，產學研共引電子創新設計新潮
上網時間 : 2008年01月10日
自2007年6月正式開始的覆蓋全國高校的「中國電子學會Xilinx開放源碼硬件創新大賽」初賽經過大賽組委會的認真篩選，來自34所高校的53支隊伍從170多支參賽隊伍中脫穎而出，入圍複賽階段。入圍隊伍中，大連理工，清華，電子科大， 西安電子科大等表現突出， 僅大連理工就有6支隊伍進入複賽。
開賽以來，包括清華、北大、中國電子科技大學、西安電子科技大學、中國科技大學等在內的近50所高校學生踴躍報名，共有170多只隊伍的1000多位在校研究生和博士生在導師的帶領下組隊參加了此次大賽。預賽近150個項目全部採用FPGA設計，範圍覆蓋工業控制、多媒體、通信， 消費電子等多種領域, 設計創意精彩紛呈， 充分展示了可編程技術的領域廣泛的應用。賽靈思提供的工具和FPGA系統在比賽當中一直是作為各個項目的核心技術。
「我國一直都在提倡自主知識產權創新， 創新的根本在於能夠從源頭開始」 中國電子學會秘書長劉汝林表示：「開放源碼硬件創新大賽不僅激發了中國電子界從源頭創新的熱情，而且為中國電子產業的源頭創新提供了一個參考，交流，借鑑， 提升和孵化的平台， 具有更深遠的意義
「我們非常高興賽靈思配合中國電子學會倡導的開放源碼硬件運動獲得學界和業界的廣泛關注」 中國大學計劃經理謝凱年博士說：「初賽中所湧現出的大批從源頭創新的項目和人才，不僅對電子設計行業對可編程技術的廣泛應用打開了廣闊的思路，而且對中國電子界從源頭創新的熱情也起到了積極的推動作用
據悉， 入圍隊伍只要提交SRC，BIT和完整開發文檔，並且通過組委會驗證的項目，都將獲得賽靈思公司用於複賽的相應高級開發板支持。目前已經有超過30支隊伍獲得了S3E和V2P開發板支持。由於廣大參賽者熱情高漲，賽靈思公司決定加大開發板投入力度， 預計更多的入圍隊伍可以獲得免費的開發板支持。
據介紹， 決賽預計將在2008年產4月在江蘇省無錫國家集成電路設計基地舉行。 為此，賽靈思將組織包括清華大學，浙江大，上海交通大學，東南大學，中國科技大學，西安電子科技大學，北京郵電大學，南京航空航天大學等知名高校教授以及來自於賽靈思, IBM, NI,MATHWORKS等業界知名公司的專家組成大賽評委會， 評選出最後的優勝者。此外，賽靈思還將通過相繼在上海，無錫等地建立的創新以及孵化中心，以及賽靈思亞太技術基金一起完成後續項目的評估和資助。
此次大賽的網站技術提供商EEFocus公司通過在大賽官方網站www. Openhard.org上對比賽進程的跟蹤報導以及代碼的共享為參賽者提供了一個高效、方便的參與平台。此外，專門開通的源代碼代碼管理和缺陷跟蹤平台，也使得啟動一個項目最直接的辦法就是在Openhard上建立項目。
上網時間 : 2008年01月10日
自2007年6月正式開始的覆蓋全國高校的「中國電子學會Xilinx開放源碼硬件創新大賽」初賽經過大賽組委會的認真篩選，來自34所高校的53支隊伍從170多支參賽隊伍中脫穎而出，入圍複賽階段。入圍隊伍中，大連理工，清華，電子科大， 西安電子科大等表現突出， 僅大連理工就有6支隊伍進入複賽。
開賽以來，包括清華、北大、中國電子科技大學、西安電子科技大學、中國科技大學等在內的近50所高校學生踴躍報名，共有170多只隊伍的1000多位在校研究生和博士生在導師的帶領下組隊參加了此次大賽。預賽近150個項目全部採用FPGA設計，範圍覆蓋工業控制、多媒體、通信， 消費電子等多種領域, 設計創意精彩紛呈， 充分展示了可編程技術的領域廣泛的應用。賽靈思提供的工具和FPGA系統在比賽當中一直是作為各個項目的核心技術。
「我國一直都在提倡自主知識產權創新， 創新的根本在於能夠從源頭開始」 中國電子學會秘書長劉汝林表示：「開放源碼硬件創新大賽不僅激發了中國電子界從源頭創新的熱情，而且為中國電子產業的源頭創新提供了一個參考，交流，借鑑， 提升和孵化的平台， 具有更深遠的意義
「我們非常高興賽靈思配合中國電子學會倡導的開放源碼硬件運動獲得學界和業界的廣泛關注」 中國大學計劃經理謝凱年博士說：「初賽中所湧現出的大批從源頭創新的項目和人才，不僅對電子設計行業對可編程技術的廣泛應用打開了廣闊的思路，而且對中國電子界從源頭創新的熱情也起到了積極的推動作用
據悉， 入圍隊伍只要提交SRC，BIT和完整開發文檔，並且通過組委會驗證的項目，都將獲得賽靈思公司用於複賽的相應高級開發板支持。目前已經有超過30支隊伍獲得了S3E和V2P開發板支持。由於廣大參賽者熱情高漲，賽靈思公司決定加大開發板投入力度， 預計更多的入圍隊伍可以獲得免費的開發板支持。
據介紹， 決賽預計將在2008年產4月在江蘇省無錫國家集成電路設計基地舉行。 為此，賽靈思將組織包括清華大學，浙江大，上海交通大學，東南大學，中國科技大學，西安電子科技大學，北京郵電大學，南京航空航天大學等知名高校教授以及來自於賽靈思, IBM, NI,MATHWORKS等業界知名公司的專家組成大賽評委會， 評選出最後的優勝者。此外，賽靈思還將通過相繼在上海，無錫等地建立的創新以及孵化中心，以及賽靈思亞太技術基金一起完成後續項目的評估和資助。
此次大賽的網站技術提供商EEFocus公司通過在大賽官方網站www. Openhard.org上對比賽進程的跟蹤報導以及代碼的共享為參賽者提供了一個高效、方便的參與平台。此外，專門開通的源代碼代碼管理和缺陷跟蹤平台，也使得啟動一個項目最直接的辦法就是在Openhard上建立項目。
老兵新傳：Xilinx新CEO談未來戰略
作者：張國斌
2008年元月7日，Xilinx公司宣佈原Cadence公司執行副總裁兼驗證事業部總經理Moshe Gavrielov擔任公司新CEO，Xilinx原CEO Willem (Wim) P. Roelandts擔任公司董事局主席！
對於有24年歷史的Xilinx來說，有近30年半導體業界管理和軟件經驗的Moshe Gavrielov會這家公司帶來什麼新的變化？元月8日，上任第2天，Moshe Gavrielov在接受電子工程專輯網站主編採訪時透露了Xilinx的未來戰略。
Moshe Gavrielov：FPGA未來前景一片光明
「要成功開發FPGA產品，必須具備兩個要素，一個是有可用的高級硬件資源，一個是可用的IP，但是我認為更重要的是要有使用這些資源的界面軟件，我的專長正好可以彌補這個缺失。」 Moshe Gavrielov指出，「在我的職業生涯中，第1個十年是從事微處理器設計，第2個十年是從事邏輯ASIC設計，第3個十年是從事EDA軟件，所以，我的整個職業生涯加起來就是回答』FPGA今天要走向哪裡?』這個問題。」顯然，Moshe成為Xilinx CEO將加大對Xilinx生態系統的建設，未來，他的專長將有助於FPGA的應用普及。他表示豐富的可用IP是未來FPGA發展的關鍵，Xilinx將會重點開發具有簡單易用用戶界面的IP。
他強調：「Xilinx是非常成功的公司，我們要做的就是儘量利用目前已有的好的基礎，推動FPGA普及，推動客戶用FPGA實現片上系統級的設計。」他預測Xilinx的收入在未來將有大幅度增長，從10億美元級別增長到20億美元。
Moshe大膽預測：Xilinx公司將在他的任期內營收增長5倍，從20億美元級的公司躍升為100億美元營收規模的公司！他表示支持他這個預測的依據是以前，FPGA只是技術公司為了縮短面市時間提供原型設計的工具，但是現在，FPGA已經變成各種設備的標準配置器件，取代了不能編程的 ASIC。未來，FPGA會為客戶提供可編程的芯片級系統或芯片解決方案。
他指出隨著ASIC成本的激增以及受FPGA靈活性的刺激，目前採用intel、TI、NEC、ST等ASIC的設計未來會越來越少，而採用FPGA流程的設計會越來越多，這對FPGA而言是絕佳的發展機遇。Xilinx VP湯立人在近日接收採訪時也指出：「隨著FPGA功能日趨強大，它成為終極可編程平台已經為時不遠，如果那樣，電子設備可以輕易地實現升級和維護。一些大的電信設備廠商已經在嘗試了。」
不過，他表示Xilinx也會關注一些垂直應用市場，例如互聯網基礎設備，目前很多用戶都會通過網絡下載文件，視頻等，這需要消耗很大的帶寬和功耗，這需要很強的網絡處理器，幾年前，這個領域的處理主要是ASIC來完成，現在，FPGA已經成為這個領域的主角。當然，Xilinx將繼續加強對消費電子和嵌入式領域的滲透。
雖然有調研公司預測2008年對半導體公司而言是個不好過的「寒冬」但是Moshe指出FPGA在半導體產業發展潛力巨大，所以前景堪好，隨著半導體產業回暖，它會有更大的發展。
他表示：「中國市場在Xilinx業務中貢獻巨大，是Xilinx的首要目標，作為CEO，我將和中國系統公司建立緊密聯繫。」
2008年元月7日，Xilinx公司宣佈原Cadence公司執行副總裁兼驗證事業部總經理Moshe Gavrielov擔任公司新CEO，Xilinx原CEO Willem (Wim) P. Roelandts擔任公司董事局主席！
對於有24年歷史的Xilinx來說，有近30年半導體業界管理和軟件經驗的Moshe Gavrielov會這家公司帶來什麼新的變化？元月8日，上任第2天，Moshe Gavrielov在接受電子工程專輯網站主編採訪時透露了Xilinx的未來戰略。
Moshe Gavrielov：FPGA未來前景一片光明
「要成功開發FPGA產品，必須具備兩個要素，一個是有可用的高級硬件資源，一個是可用的IP，但是我認為更重要的是要有使用這些資源的界面軟件，我的專長正好可以彌補這個缺失。」 Moshe Gavrielov指出，「在我的職業生涯中，第1個十年是從事微處理器設計，第2個十年是從事邏輯ASIC設計，第3個十年是從事EDA軟件，所以，我的整個職業生涯加起來就是回答』FPGA今天要走向哪裡?』這個問題。」顯然，Moshe成為Xilinx CEO將加大對Xilinx生態系統的建設，未來，他的專長將有助於FPGA的應用普及。他表示豐富的可用IP是未來FPGA發展的關鍵，Xilinx將會重點開發具有簡單易用用戶界面的IP。
他強調：「Xilinx是非常成功的公司，我們要做的就是儘量利用目前已有的好的基礎，推動FPGA普及，推動客戶用FPGA實現片上系統級的設計。」他預測Xilinx的收入在未來將有大幅度增長，從10億美元級別增長到20億美元。
Moshe大膽預測：Xilinx公司將在他的任期內營收增長5倍，從20億美元級的公司躍升為100億美元營收規模的公司！他表示支持他這個預測的依據是以前，FPGA只是技術公司為了縮短面市時間提供原型設計的工具，但是現在，FPGA已經變成各種設備的標準配置器件，取代了不能編程的 ASIC。未來，FPGA會為客戶提供可編程的芯片級系統或芯片解決方案。
他指出隨著ASIC成本的激增以及受FPGA靈活性的刺激，目前採用intel、TI、NEC、ST等ASIC的設計未來會越來越少，而採用FPGA流程的設計會越來越多，這對FPGA而言是絕佳的發展機遇。Xilinx VP湯立人在近日接收採訪時也指出：「隨著FPGA功能日趨強大，它成為終極可編程平台已經為時不遠，如果那樣，電子設備可以輕易地實現升級和維護。一些大的電信設備廠商已經在嘗試了。」
不過，他表示Xilinx也會關注一些垂直應用市場，例如互聯網基礎設備，目前很多用戶都會通過網絡下載文件，視頻等，這需要消耗很大的帶寬和功耗，這需要很強的網絡處理器，幾年前，這個領域的處理主要是ASIC來完成，現在，FPGA已經成為這個領域的主角。當然，Xilinx將繼續加強對消費電子和嵌入式領域的滲透。
雖然有調研公司預測2008年對半導體公司而言是個不好過的「寒冬」但是Moshe指出FPGA在半導體產業發展潛力巨大，所以前景堪好，隨著半導體產業回暖，它會有更大的發展。
他表示：「中國市場在Xilinx業務中貢獻巨大，是Xilinx的首要目標，作為CEO，我將和中國系統公司建立緊密聯繫。」
LATTICE 90nm工藝LatticeECP2M系列FPGA器件量產
Lattice近日宣佈其LatticeECP2M系列FPGA器件研製成功並將量產，該系列FPGA密度為20K LUTS~95K LUTS，共有5個型號。
於2006年末開始著手研發，通過利用300mm晶圓開發先進的90nm CMOS工藝 ，LatticeECP2M 系列FPGA是業界首批低成本FPGA，可提供高速嵌入式SERDES I/O和一個預製物理編碼子層（PCS）塊。之前，速度超過3Gbps的高速嵌入式SERDES串行I/O僅用於價格相對較貴的高端FPGA中。在低成本 FPGA架構中集成這一功能將使得這一高性能接口技術在不斷湧現的、關注成本的市場中得到更廣泛的應用，如高容量通信、消費電子、汽車、視頻和工業設備市場。
LatticeECP2M系列FPGA 對低成本和高端FPGA的價格/性能進行平衡。LatticeECP2M器件還極大地提高了片上存儲容量以支持更高帶寬、基於SDREES的應用。 LatticeECP2M嵌入式塊RAM存儲容量從1.2 Mbit 提高到了5.3 Mbits，較同類低成本架構提高了400%。
LatticeECP2M FPGA具有包括375 MHz模塊級性能、18x18乘法器、嵌入式存儲器、預製533 Mbps DDR2存儲器接口支持、高輸出SPI4.2支持、位流譯碼和雙引導配置支持等特點。通過加入4~16個3.125 Gbps SERDES通道，LatticeECP2M FPGAs可滿足眾金多消費者對可用於PCI Express和基於以太網芯片-芯片和小尺寸低板應用的低成本SERDES功能的需要。
成本優化SERDES架構具有豐富的特性。集成在LatticeECP2M系列FPGA中的SERDES設計用於成本有效、功率有效（功耗低至100mW) 、基於模塊的架構(配置有1~4個模塊)具體模塊數取決於器件的大小。每個模塊有4 個SERDES通道（4個完整的TX和RX通道）並支持270 Mbps~3.125 Gbps的數據率。
芯片上佈有包括8b/10b編碼、一個以太網鏈路狀態機和數率匹配電路的柔性PCS層。SERDES/PCS組合設計用於目前最常見的基於數據包的協議，包括PCI Express、 Gigabit Ethernet、 Serial RapidIO和無線接口標準(OBSAI和CPRI)。
SERDE、高性能DSP 和低成本FPGA架構整合在一起對那些需要將串行協議與其無線基站、射頻網絡控制器、DSLAM和其它「最後一里集」合設備以實現三網合一業務技術（triple play）的邊緣安全和訪問系統（Edge and Access system）供貨商十分有吸引力。希望實現低成本信號處理的大容量存儲器、高速服務器、醫用拍片和工業設備系統設計者們也將從LatticeECP2M 系列FPGA獨一無二的特性中受益。
設計工具和IP支持
LatticeECP2M器件的設計支持已由帶Service Pack 1的最新版ispLEVER設計工具包Version 7.0的驗證。ispLEVER設計工具在一個軟件包支持所有Lattice數字器件，且得到了Mentor Graphics和Synplicity的仿真和合成支持。
用戶可根據自己的需要通過IPexpress design flow(設計流程)對一系列IP模塊進行設置。IPexpress-支持的功能包括PCI Express、SGMII、DDR1和DDR2存儲控制器及SPI4.2
於2006年末開始著手研發，通過利用300mm晶圓開發先進的90nm CMOS工藝 ，LatticeECP2M 系列FPGA是業界首批低成本FPGA，可提供高速嵌入式SERDES I/O和一個預製物理編碼子層（PCS）塊。之前，速度超過3Gbps的高速嵌入式SERDES串行I/O僅用於價格相對較貴的高端FPGA中。在低成本 FPGA架構中集成這一功能將使得這一高性能接口技術在不斷湧現的、關注成本的市場中得到更廣泛的應用，如高容量通信、消費電子、汽車、視頻和工業設備市場。
LatticeECP2M系列FPGA 對低成本和高端FPGA的價格/性能進行平衡。LatticeECP2M器件還極大地提高了片上存儲容量以支持更高帶寬、基於SDREES的應用。 LatticeECP2M嵌入式塊RAM存儲容量從1.2 Mbit 提高到了5.3 Mbits，較同類低成本架構提高了400%。
LatticeECP2M FPGA具有包括375 MHz模塊級性能、18x18乘法器、嵌入式存儲器、預製533 Mbps DDR2存儲器接口支持、高輸出SPI4.2支持、位流譯碼和雙引導配置支持等特點。通過加入4~16個3.125 Gbps SERDES通道，LatticeECP2M FPGAs可滿足眾金多消費者對可用於PCI Express和基於以太網芯片-芯片和小尺寸低板應用的低成本SERDES功能的需要。
成本優化SERDES架構具有豐富的特性。集成在LatticeECP2M系列FPGA中的SERDES設計用於成本有效、功率有效（功耗低至100mW) 、基於模塊的架構(配置有1~4個模塊)具體模塊數取決於器件的大小。每個模塊有4 個SERDES通道（4個完整的TX和RX通道）並支持270 Mbps~3.125 Gbps的數據率。
芯片上佈有包括8b/10b編碼、一個以太網鏈路狀態機和數率匹配電路的柔性PCS層。SERDES/PCS組合設計用於目前最常見的基於數據包的協議，包括PCI Express、 Gigabit Ethernet、 Serial RapidIO和無線接口標準(OBSAI和CPRI)。
SERDE、高性能DSP 和低成本FPGA架構整合在一起對那些需要將串行協議與其無線基站、射頻網絡控制器、DSLAM和其它「最後一里集」合設備以實現三網合一業務技術（triple play）的邊緣安全和訪問系統（Edge and Access system）供貨商十分有吸引力。希望實現低成本信號處理的大容量存儲器、高速服務器、醫用拍片和工業設備系統設計者們也將從LatticeECP2M 系列FPGA獨一無二的特性中受益。
設計工具和IP支持
LatticeECP2M器件的設計支持已由帶Service Pack 1的最新版ispLEVER設計工具包Version 7.0的驗證。ispLEVER設計工具在一個軟件包支持所有Lattice數字器件，且得到了Mentor Graphics和Synplicity的仿真和合成支持。
用戶可根據自己的需要通過IPexpress design flow(設計流程)對一系列IP模塊進行設置。IPexpress-支持的功能包括PCI Express、SGMII、DDR1和DDR2存儲控制器及SPI4.2
Stratix III FPGA性能達到了533-MHz DDR3介面標準
Altera公司宣佈，Stratix® III FPGA的DDR3記憶體介面速率超過1067 Mbps，記憶體性能比競爭FPGA解決方案高出33%。更寬的記憶體頻寬支援新的通訊、運算和視訊處理應用，以前很難實現這類應用或者需要增加記憶體模塊才能實現。Altera的Stratix III FPGA系列是業界唯一完全符合JESD79-3 JEDEC DDR3 SDRAM標準的FPGA，該標準包括為提高性能而制定的高性能讀寫均衡規範。
Altera高階產品資深行銷總監David Greenfield評論表示：「DDR3記憶體的性能、成本、容量以及功率消耗優勢結合Stratix III FPGA的高性能和低功率消耗特性，非常適合通訊、訊號處理以及高性能運算和影像處理等應用。Stratix III FPGA是唯一完全符合DDR3 SDRAM DIMM的FPGA，也是唯一速率超過533 MHz的FPGA。」
除了較高的記憶體介面速率以外，和競爭方案相比，Stratix III FPGA功率消耗低29%，性能高出25%，使得該元件成為低功率消耗、高性能應用的理想選擇。
為充分發揮DDR3記憶體的優勢，Altera的Stratix III系列提供讀寫均衡、DQ去偏移I/O延時、動態晶片內匹配等功能，並且使用可配置鎖相迴路（PLL）來補償電壓和溫度變化，是業界唯一具有這些特性的FPGA。此外，Altera的Quartus® II軟體版本7.2包括DDR3 PHY精靈和控制器矽智財（IP），可自動適應不同記憶體供應商的DIMM，大大簡化了高性能記憶體的介面設計。
供貨資訊
現在可以提供支援533 MHz DDR3記憶體頻寬的Altera® Stratix III FPGA。
Altera高階產品資深行銷總監David Greenfield評論表示：「DDR3記憶體的性能、成本、容量以及功率消耗優勢結合Stratix III FPGA的高性能和低功率消耗特性，非常適合通訊、訊號處理以及高性能運算和影像處理等應用。Stratix III FPGA是唯一完全符合DDR3 SDRAM DIMM的FPGA，也是唯一速率超過533 MHz的FPGA。」
除了較高的記憶體介面速率以外，和競爭方案相比，Stratix III FPGA功率消耗低29%，性能高出25%，使得該元件成為低功率消耗、高性能應用的理想選擇。
為充分發揮DDR3記憶體的優勢，Altera的Stratix III系列提供讀寫均衡、DQ去偏移I/O延時、動態晶片內匹配等功能，並且使用可配置鎖相迴路（PLL）來補償電壓和溫度變化，是業界唯一具有這些特性的FPGA。此外，Altera的Quartus® II軟體版本7.2包括DDR3 PHY精靈和控制器矽智財（IP），可自動適應不同記憶體供應商的DIMM，大大簡化了高性能記憶體的介面設計。
供貨資訊
現在可以提供支援533 MHz DDR3記憶體頻寬的Altera® Stratix III FPGA。
Altera unveils zero-power CPLDs for portable apps
Expanding its low-power portfolio of programmable logic solutions, Altera Corp. has announced the new, zero-power MAX IIZ CPLD designed specifically to address the power, package and price constraints of the portable applications market. Offering a resource advantage of up to six times the density and three times the I/Os compared to competing traditional macrocell-based CPLDs, MAX IIZ devices allow designers to meet changing functional requirements at the same or lower power while saving board space. Adding zero-power and ultra-small packages to the CPLD series in the industry, the MAX IIZ devices deliver the many benefits of CPLDs—including flexibility, faster time to market, and board-level integration—to handsets and other portable applications.
Razak Mohammed Ali, product marketing manager, Asia Pacific, Altera said, "In India, the MAX and MAX II product families have been successful in the telecommunications, industrial, factory automation, military and medical market segments. The newly announced MAXII Z product family will augment these market segments and also expand to newer markets, especially power-sensitive applications such as portable devices and consumer electronics goods."
"The introduction of MAX IIZ devices is an exciting extension of Altera's power-conscious product portfolio," said Luanne Schirrmeister, director of marketing, low-cost products at Altera. "From smart phones to portable media players, designers of today's portable applications need the ability to differentiate their products for market success, without increasing power or form factor. As a result, we optimised MAX IIZ devices to offer the best combination of zero power, small package and low cost."
Features and benefits of MAX IIZ CPLDs
MAX IIZ devices are available in densities of 240 and 570 logic elements (LEs). The devices are available in ultra-small MBGA packages with up to 160 I/Os. This increased logic density and greater I/O count allow greater integration of existing functions from other devices, substantially reducing board space and power consumption while lowering overall system costs.
MAX IIZ devices break through the power, space and cost limitations of traditional macrocell-based CPLDs by combining non-volatility and instant-on performance with an innovative look-up table (LUT) logic structure. The devices utilise a 0.18-micron process, 1.8V core voltage and 6-metal-layer flash to provide both high functionality and zero-power consumption in a single device. The advanced system features of MAX IIZ CPLDs such as user flash memory, an internal oscillator, cost optimisation, greater density, smaller packages and lower power consumption, far surpass those of all traditional macrocell-based CPLDs.
Altera Low-Power Portfolio
Altera offers a complete line of low-power solutions. With low-power performance in the Altera Stratix III and Cyclone III FPGAs, HardCopy structured ASICs and MAX IIZ CPLDs, Altera's devices are used in a wide range of power-conscious applications, such as high-performance computing, military radios, mobile phones and digital consumer products.
Software Support
MAX IIZ devices are supported by free Quartus II Web Edition software version 7.2, SP1. With this new version of the easy-to-use Quartus II software, Altera delivers the lowest development cost and fastest time to design completion to ensure a smooth and successful design flow. The Quartus II software also integrates seamlessly with all leading third-party synthesis and simulation tools. Customers can download the subscription edition and web edition of the Quartus II software at www.altera.com/download.
Pricing and Availability
Production-qualified MAX IIZ EPM240Z M68 devices will begin shipping in the first quarter of 2008 at Rs.49.35 ($1.25) in high volumes. All MAX IIZ devices will be shipping in production by the second quarter of 2008. Additionally, over 20 MAX IIZ design examples, enabling designers to quickly and cost effectively create and customise their designs, are available at www.altera.com/max2example. The MAX IIZ demo board will be available by the second quarter of 2008.
Razak Mohammed Ali, product marketing manager, Asia Pacific, Altera said, "In India, the MAX and MAX II product families have been successful in the telecommunications, industrial, factory automation, military and medical market segments. The newly announced MAXII Z product family will augment these market segments and also expand to newer markets, especially power-sensitive applications such as portable devices and consumer electronics goods."
"The introduction of MAX IIZ devices is an exciting extension of Altera's power-conscious product portfolio," said Luanne Schirrmeister, director of marketing, low-cost products at Altera. "From smart phones to portable media players, designers of today's portable applications need the ability to differentiate their products for market success, without increasing power or form factor. As a result, we optimised MAX IIZ devices to offer the best combination of zero power, small package and low cost."
Features and benefits of MAX IIZ CPLDs
MAX IIZ devices are available in densities of 240 and 570 logic elements (LEs). The devices are available in ultra-small MBGA packages with up to 160 I/Os. This increased logic density and greater I/O count allow greater integration of existing functions from other devices, substantially reducing board space and power consumption while lowering overall system costs.
MAX IIZ devices break through the power, space and cost limitations of traditional macrocell-based CPLDs by combining non-volatility and instant-on performance with an innovative look-up table (LUT) logic structure. The devices utilise a 0.18-micron process, 1.8V core voltage and 6-metal-layer flash to provide both high functionality and zero-power consumption in a single device. The advanced system features of MAX IIZ CPLDs such as user flash memory, an internal oscillator, cost optimisation, greater density, smaller packages and lower power consumption, far surpass those of all traditional macrocell-based CPLDs.
Altera Low-Power Portfolio
Altera offers a complete line of low-power solutions. With low-power performance in the Altera Stratix III and Cyclone III FPGAs, HardCopy structured ASICs and MAX IIZ CPLDs, Altera's devices are used in a wide range of power-conscious applications, such as high-performance computing, military radios, mobile phones and digital consumer products.
Software Support
MAX IIZ devices are supported by free Quartus II Web Edition software version 7.2, SP1. With this new version of the easy-to-use Quartus II software, Altera delivers the lowest development cost and fastest time to design completion to ensure a smooth and successful design flow. The Quartus II software also integrates seamlessly with all leading third-party synthesis and simulation tools. Customers can download the subscription edition and web edition of the Quartus II software at www.altera.com/download.
Pricing and Availability
Production-qualified MAX IIZ EPM240Z M68 devices will begin shipping in the first quarter of 2008 at Rs.49.35 ($1.25) in high volumes. All MAX IIZ devices will be shipping in production by the second quarter of 2008. Additionally, over 20 MAX IIZ design examples, enabling designers to quickly and cost effectively create and customise their designs, are available at www.altera.com/max2example. The MAX IIZ demo board will be available by the second quarter of 2008.
2008年1月8日 星期二
Actel FPGAs balance power, speed, cost
Posted : 09 Jan 2008
The folks at Actel have just introduced their ProASIC3L family of FPGAs for designers of high-performance, power-conscious systems.
Featuring 40 percent lower dynamic power and 90 percent lower static power than its previous-generation ProASIC3 FPGAs, the new flash-based family combines dramatically reduced power consumption with up to 350MHz operation. As a result, Actel says that designers in high-performance market segments—such as industrial, medical and scientific—now have access to flexible, feature-rich solutions that offer speed, low power and low cost.
Intelligent FPGAs
The ProASIC3L family also supports the free implementation of an FPGA-optimized 32bit ARM Cortex-M1 processor, allowing system designers to select the Actel flash-based FPGA solution that best meets their speed and power design requirements regardless of application or volume.
Dynamic power is critical in applications where clocks are constantly switching and providing input to an FPGA, such as high-speed data pipelines for portable video and medical appliances. Like the company's 5µW IGLOO FPGA family, the ProASIC3L devices support a 1.2V core voltage and Actel's innovative Flash*Freeze technology. Flash*Freeze enables designers to quickly switch the device from dynamic operation to static without switching off clocks or power supplies. Actel claims that in a typical high-speed design using comparable 1 million gate FPGAs, SRAM-based competitive solutions consume 60 percent higher dynamic power and 100x more static power than the ProASIC3L devices, which consume just 100mA of dynamic power and 1mW of static power.
Based on Actel's ProASIC3 architecture, the ProASIC3L family is comprised of four family members ranging from 250,000 to 3 million gates: the A3P250L, A3P600L, A3P1000L and A3PE3000L. Offered in both commercial and industrial temperature grades, the devices feature embedded SRAM memory, high I/O counts, phase-locked loops (PLLs) and nonvolatile memory.
Free of the license and royalty fees typically associated with industry-leading processor cores, Actel is initially offering the 32bit ARM Cortex-M1 processor for use in its 600,000-gate ProASIC3L device, the M1A3P600L. Operating at up to 70MHz and consuming 32 percent of available chip real estate, the highly configurable processor is said to provide a good balance between size and speed, while offering space for customization.
Tool support
The ProASIC3L family is supported by the Actel Libero IDE version 8.2. The Libero IDE includes sophisticated power-driven layout and analysis tools to further reduce dynamic power and provide users with a comprehensive understanding of power usage in all functional modes of a design. By using power-driven layout rather than timing-driven layout, system designers can reduce dynamic power by as much as 30 percent.
The Cortex-M1 processor is supported by both Actel and third-party tools—from compilers and debuggers to RTOS support. Actel supports the Cortex-M1 processor with the Actel Libero IDE as well as its CoreConsole and SoftConsole environments—all available for free download from Actel's Website.
Actel will offer ProASIC3L and M1-enabled ProASIC3L starter kits to enable designers to evaluate quickly the family and prototype their low-power design. Detailed current-monitoring capabilities allow users to directly measure the low-current consumption and validate the design's performance when using ProASIC3L or M1-enabled ProASIC3L devices.
The ProASIC3L family is sampling now. Pricing for the ProASIC3L family, including the M1-enabled devices, starts at $3.95 in volume. The M1A3P600L will also be available in Q1 08 with the three remaining M1-enabled family members slated for Q2 and Q3. Version 8.2 of the Actel Libero IDE will be available this month. The two ProASIC3L starter kits will be available in Q1.
- Clive Maxfield
Programmable Logic DesignLine
The folks at Actel have just introduced their ProASIC3L family of FPGAs for designers of high-performance, power-conscious systems.
Featuring 40 percent lower dynamic power and 90 percent lower static power than its previous-generation ProASIC3 FPGAs, the new flash-based family combines dramatically reduced power consumption with up to 350MHz operation. As a result, Actel says that designers in high-performance market segments—such as industrial, medical and scientific—now have access to flexible, feature-rich solutions that offer speed, low power and low cost.
Intelligent FPGAs
The ProASIC3L family also supports the free implementation of an FPGA-optimized 32bit ARM Cortex-M1 processor, allowing system designers to select the Actel flash-based FPGA solution that best meets their speed and power design requirements regardless of application or volume.
Dynamic power is critical in applications where clocks are constantly switching and providing input to an FPGA, such as high-speed data pipelines for portable video and medical appliances. Like the company's 5µW IGLOO FPGA family, the ProASIC3L devices support a 1.2V core voltage and Actel's innovative Flash*Freeze technology. Flash*Freeze enables designers to quickly switch the device from dynamic operation to static without switching off clocks or power supplies. Actel claims that in a typical high-speed design using comparable 1 million gate FPGAs, SRAM-based competitive solutions consume 60 percent higher dynamic power and 100x more static power than the ProASIC3L devices, which consume just 100mA of dynamic power and 1mW of static power.
Based on Actel's ProASIC3 architecture, the ProASIC3L family is comprised of four family members ranging from 250,000 to 3 million gates: the A3P250L, A3P600L, A3P1000L and A3PE3000L. Offered in both commercial and industrial temperature grades, the devices feature embedded SRAM memory, high I/O counts, phase-locked loops (PLLs) and nonvolatile memory.
Free of the license and royalty fees typically associated with industry-leading processor cores, Actel is initially offering the 32bit ARM Cortex-M1 processor for use in its 600,000-gate ProASIC3L device, the M1A3P600L. Operating at up to 70MHz and consuming 32 percent of available chip real estate, the highly configurable processor is said to provide a good balance between size and speed, while offering space for customization.
Tool support
The ProASIC3L family is supported by the Actel Libero IDE version 8.2. The Libero IDE includes sophisticated power-driven layout and analysis tools to further reduce dynamic power and provide users with a comprehensive understanding of power usage in all functional modes of a design. By using power-driven layout rather than timing-driven layout, system designers can reduce dynamic power by as much as 30 percent.
The Cortex-M1 processor is supported by both Actel and third-party tools—from compilers and debuggers to RTOS support. Actel supports the Cortex-M1 processor with the Actel Libero IDE as well as its CoreConsole and SoftConsole environments—all available for free download from Actel's Website.
Actel will offer ProASIC3L and M1-enabled ProASIC3L starter kits to enable designers to evaluate quickly the family and prototype their low-power design. Detailed current-monitoring capabilities allow users to directly measure the low-current consumption and validate the design's performance when using ProASIC3L or M1-enabled ProASIC3L devices.
The ProASIC3L family is sampling now. Pricing for the ProASIC3L family, including the M1-enabled devices, starts at $3.95 in volume. The M1A3P600L will also be available in Q1 08 with the three remaining M1-enabled family members slated for Q2 and Q3. Version 8.2 of the Actel Libero IDE will be available this month. The two ProASIC3L starter kits will be available in Q1.
- Clive Maxfield
Programmable Logic DesignLine
2008年1月5日 星期六
Actel發佈基於IGLOO的低功耗方案，適用於便攜式顯示屏應用
Actel公司宣佈繼續專注於新興的高增長便攜式應用市場，並推出專為液晶顯示(LCD)控制應用設計的靈活的低功耗方案。新推出的IGLOO視頻演示板、帶有LCD面板的LCD適配器板、IGLOO視頻演示工具 (IVDK) 以及顯示相關的參考設計，都充分利用了該公司領先業界的5μW Actel IGLOO FPGA 的優勢。Actel預期這三款產品將會吸引便攜及手持式消費電子、工業、醫療、汽車及軍用設備等對功耗敏感的產品設計人員，用於其中小型LCD顯示設備中。
隨著個人媒體播放器、MP3設備、PDA及數碼相機逐漸普及，便攜式市場掀起一股使用LCD的熱潮。根據市場研究機構iSuppli報告，中小型顯示屏(小於10英吋) 是市場增長最快速的部分。iSuppli預測2007年的中小型平板顯示屏付運總量為38億，2011年更將增至45億。
Actel高級副總裁Fares Mubarak稱：「在處理便攜式應用產品內的LCD顯示屏控制時，需要低功耗的可重編程解決方案來應對不斷演進的標準與技術，並同時提供所需的功耗、佔位面積和上市時間。與其它競爭產品相比，IGLOO的靜態功耗低至二百分之一，而電池壽命可以延長超過10倍，因此在功耗要求嚴苛的情況下極具優勢。」
在便攜式設備中，LCD的功耗可以佔產品功率預算的50%，故市場對高功效解決方案的需求不斷增加。IGLOO能夠在1μs之內輕鬆地進出Flash*Freeze模式 (其時功耗低至5μW)，並同時保存系統存儲器和數據寄存器中的內容。因此，以 Flash 為基礎的IGLOO FPGA能讓 LCD 顯示屏和控制器在節能模式下工作，而LCD數據操作和背光功能則被屏蔽，這意味著可大幅節省LCD應用的電池能量。
Actel 的低功耗IGLOO器件能夠取代ASSP顯示控制器，但又與其不同，IGLOO可以快速重編程，以適應並支持各種LCD顯示屏及不斷發展的顯示技術，故此在需要時很容易實現平板顯示屏之間的移植。此外，這些功能豐富的FPGA還能夠把膠合邏輯 (glue logic) 與更複雜的LCD控制技術整合到單芯片中，從而減小板卡面積。
演示平台加快各種LCD的設計
Actel的合作夥伴Attodyne是專門提供視頻和LCD設計服務的公司，他們利用了Actel IGLOO AGL600開發出能夠處理LCD顯示屏視頻信號的IGLOO視頻演示板。IGLOO視頻演示板的視頻輸入可來自多個信號源，比如CMOS 相機頭板或 DVI-D輸入。該演示板能夠通過50-pin的板上連接器驅動LCD顯示屏，或經由LVDS接口通過兩個RJ45連接器驅動與PSWG (平板標準化工作組標準) 兼容的單/雙通道標準平板顯示屏。
在最初的階段，有三款LCD適配器板可用來演示先進的LCD控制功能，比如圖像縮小、α混合、顏色轉換和去隔行 (de-interlacing)。這些適配器板包括7英吋、4.3英吋或2.7英吋的 LCD顯示屏，其分辨率從480x800 到四分之一視頻圖形陣列 (QVGA)，此外還包括匹配LCD的連接器、驅動器和逆變器，以及與IGLOO視頻演示板連接的多個接口。
IGLOO視頻演示工具把視頻演示板和LCD適配器板、軟件及演示、電源和DVI-D電纜整合在一起，讓用戶能藉此迅速構建其LCD控制器應用。
Attodyne 總裁Ray Page 指出：「Actel的IGLOO系列將前所未有的低功耗解決方案引入便攜式LCD控制應用領域。我們與Actel的合作帶來了精密靈活的解決方案，協助設計人員縮短設計時間達數月之多，並輕易滿足最嚴苛的功率預算要求。」
為了完善其LCD顯示屏產品系列，Actel一直與合作夥伴開發範圍寬泛的參考設計，包括視頻時序生成、顏色轉換、單通道LVDS發射器、屏上顯示、雙圖像/視頻源的α混合、幀捕獲器、幀緩存器、幀速率轉換，以及顏色管理功能。
價格及供貨
IGLOO視頻演示工具、IGLOO視頻演示板、LCD適配器板和各種顯示屏相關參考設計模塊由Actel之合作夥伴Attodyne供貨。要瞭解價格信息，請與Attodyne聯繫 (www.attodyne.com)。
隨著個人媒體播放器、MP3設備、PDA及數碼相機逐漸普及，便攜式市場掀起一股使用LCD的熱潮。根據市場研究機構iSuppli報告，中小型顯示屏(小於10英吋) 是市場增長最快速的部分。iSuppli預測2007年的中小型平板顯示屏付運總量為38億，2011年更將增至45億。
Actel高級副總裁Fares Mubarak稱：「在處理便攜式應用產品內的LCD顯示屏控制時，需要低功耗的可重編程解決方案來應對不斷演進的標準與技術，並同時提供所需的功耗、佔位面積和上市時間。與其它競爭產品相比，IGLOO的靜態功耗低至二百分之一，而電池壽命可以延長超過10倍，因此在功耗要求嚴苛的情況下極具優勢。」
在便攜式設備中，LCD的功耗可以佔產品功率預算的50%，故市場對高功效解決方案的需求不斷增加。IGLOO能夠在1μs之內輕鬆地進出Flash*Freeze模式 (其時功耗低至5μW)，並同時保存系統存儲器和數據寄存器中的內容。因此，以 Flash 為基礎的IGLOO FPGA能讓 LCD 顯示屏和控制器在節能模式下工作，而LCD數據操作和背光功能則被屏蔽，這意味著可大幅節省LCD應用的電池能量。
Actel 的低功耗IGLOO器件能夠取代ASSP顯示控制器，但又與其不同，IGLOO可以快速重編程，以適應並支持各種LCD顯示屏及不斷發展的顯示技術，故此在需要時很容易實現平板顯示屏之間的移植。此外，這些功能豐富的FPGA還能夠把膠合邏輯 (glue logic) 與更複雜的LCD控制技術整合到單芯片中，從而減小板卡面積。
演示平台加快各種LCD的設計
Actel的合作夥伴Attodyne是專門提供視頻和LCD設計服務的公司，他們利用了Actel IGLOO AGL600開發出能夠處理LCD顯示屏視頻信號的IGLOO視頻演示板。IGLOO視頻演示板的視頻輸入可來自多個信號源，比如CMOS 相機頭板或 DVI-D輸入。該演示板能夠通過50-pin的板上連接器驅動LCD顯示屏，或經由LVDS接口通過兩個RJ45連接器驅動與PSWG (平板標準化工作組標準) 兼容的單/雙通道標準平板顯示屏。
在最初的階段，有三款LCD適配器板可用來演示先進的LCD控制功能，比如圖像縮小、α混合、顏色轉換和去隔行 (de-interlacing)。這些適配器板包括7英吋、4.3英吋或2.7英吋的 LCD顯示屏，其分辨率從480x800 到四分之一視頻圖形陣列 (QVGA)，此外還包括匹配LCD的連接器、驅動器和逆變器，以及與IGLOO視頻演示板連接的多個接口。
IGLOO視頻演示工具把視頻演示板和LCD適配器板、軟件及演示、電源和DVI-D電纜整合在一起，讓用戶能藉此迅速構建其LCD控制器應用。
Attodyne 總裁Ray Page 指出：「Actel的IGLOO系列將前所未有的低功耗解決方案引入便攜式LCD控制應用領域。我們與Actel的合作帶來了精密靈活的解決方案，協助設計人員縮短設計時間達數月之多，並輕易滿足最嚴苛的功率預算要求。」
為了完善其LCD顯示屏產品系列，Actel一直與合作夥伴開發範圍寬泛的參考設計，包括視頻時序生成、顏色轉換、單通道LVDS發射器、屏上顯示、雙圖像/視頻源的α混合、幀捕獲器、幀緩存器、幀速率轉換，以及顏色管理功能。
價格及供貨
IGLOO視頻演示工具、IGLOO視頻演示板、LCD適配器板和各種顯示屏相關參考設計模塊由Actel之合作夥伴Attodyne供貨。要瞭解價格信息，請與Attodyne聯繫 (www.attodyne.com)。
2008年1月1日 星期二
Actel新版Libero整合設計環境支援低功耗FPGA設計
Actel推出新版本Libero整合設計環境(IDE)，新功能包括功率驅動佈局，使設計人員得以進一步最佳化設計，並可減少典型設計動態功耗達30%。透過在Libero的SmartPower工具中內建的功耗分析功能，這個強化的分析環境將可讓用戶在設計所有功能模式下了解其功率應用。此外，可攜式產品設計人員更可透過其電池壽命評估功能，以FPGA設計功耗曲線為基礎，運算出電池壽命，而這是首次在FPGA設計工具中實現的功能。
新版本Libero IDE支援Actel所有的低功耗系列產品，包括超低功耗IGLOO FPGA和混合訊號Actel Fusion可程式系統級晶片(PSC)。全新Libero IDE的一個新選項是積極發揮SmartPower中用於功率驅動佈局的設計分析數據，使設計人員能夠透過減少網路的容性負裁，快速實現動態功耗的節省。 IGLOO元件的功耗能平均降低13%，而一些設計更能降低功耗達30%。
在Libero IDE v8.1中，SmartPower功能為設計人員提供了製作功率曲線的能力，有助於估算所需的電源和電池要求。功率曲線由用戶定義，是FPGA在定製或功能模式組合下的時間百分比，例如活動、待機或Flash*Freeze模式。為了提供可攜或手持設計電池壽命評估，用戶可輸入所需的電池電流容量及 FPGA的功率曲線，SmartPower便會顯示出預計的電池壽命，以及以目標FPGA為基礎的真正功率曲線的實際準確功耗報告。
Libero IDE v8.1還增強了SmartPower的功能，能夠分析整個FPGA及元件或設計特定部份的功耗，如時域、開關週期，以及假性轉換(spurious transition)，而這些因素會個別增加元件的整體功耗。例如一個精確週期的功率分析選項，可讓設計人員查看每個時脈週期的峰值功耗，以及整個類比過程的平均功耗。
SmartPower工具的開關分析選項能夠確定引起功耗增加的危險性，或假性轉換狀況，讓用戶找出這些問題並加以修正，因而降低功耗。在典型的設計中，危險狀況佔據了約20%的功耗。在某些電路中，如組合加法器邏輯，假性轉換引起的功耗有可能高達整體功耗的70%。
新版本Libero IDE支援Actel所有的低功耗系列產品，包括超低功耗IGLOO FPGA和混合訊號Actel Fusion可程式系統級晶片(PSC)。全新Libero IDE的一個新選項是積極發揮SmartPower中用於功率驅動佈局的設計分析數據，使設計人員能夠透過減少網路的容性負裁，快速實現動態功耗的節省。 IGLOO元件的功耗能平均降低13%，而一些設計更能降低功耗達30%。
在Libero IDE v8.1中，SmartPower功能為設計人員提供了製作功率曲線的能力，有助於估算所需的電源和電池要求。功率曲線由用戶定義，是FPGA在定製或功能模式組合下的時間百分比，例如活動、待機或Flash*Freeze模式。為了提供可攜或手持設計電池壽命評估，用戶可輸入所需的電池電流容量及 FPGA的功率曲線，SmartPower便會顯示出預計的電池壽命，以及以目標FPGA為基礎的真正功率曲線的實際準確功耗報告。
Libero IDE v8.1還增強了SmartPower的功能，能夠分析整個FPGA及元件或設計特定部份的功耗，如時域、開關週期，以及假性轉換(spurious transition)，而這些因素會個別增加元件的整體功耗。例如一個精確週期的功率分析選項，可讓設計人員查看每個時脈週期的峰值功耗，以及整個類比過程的平均功耗。
SmartPower工具的開關分析選項能夠確定引起功耗增加的危險性，或假性轉換狀況，讓用戶找出這些問題並加以修正，因而降低功耗。在典型的設計中，危險狀況佔據了約20%的功耗。在某些電路中，如組合加法器邏輯，假性轉換引起的功耗有可能高達整體功耗的70%。
訂閱：
文章 (Atom)