上網時間 : 2008年05月05日
Synplicity公司日前宣佈第一個提供完整FPGA設計建置的通用IP整合安全流程──ReadyIP計劃。該計劃目標鎖定於簡化FPGA系統設計中的IP取得、評價和使用流程，讓用戶可藉由使用Synplify Pro或Synplify Premier等標準整合式合成環境方案，在其FPGA設計中輕鬆實現並整合不同第三方廠商的IP。
該ReadyIP 計劃包含利用標準的IP加密技術與版權管理來簡化系統評估的過程。System Designer是一種獨立不同的新技術並擁有整合獨立IP的功能，同時亦是Synplicity電路合成解決方案的一部份，利用「只要按鈕即可啟動」的網路權限，直接從Synplicity的FPGA設計環境獲得第三方供應商的IP，並利用SPIRIT Consortium的IP-XACT IP封裝格式使來自不同管道的IP能夠混合在一個系統中同時運作，當然也包括利用公司內部自行開發的IP。
Synplicity同時宣佈其ReadyIP計劃已獲得多家IP供應廠商的認同及支援，包括ARM、CAST、Gaisler Research和Tensilica，客戶將可透過這項新計劃從這些廠商獲得經過篩選的加密IP，並在多種不同的FPGA裝置平台上實現。
Synplicity 指出，由於該ReadyIP計劃具備可使用戶在取得技術授權前試用IP、提高使用IP整合系統時的設計效率，以及利用標準規格自行製己內部IP重複使用的整合流程等優勢，可說是產業的一大突破，並提供一個涵蓋整個產業的標準化設計流程，特別是其使用IP建置將使現有FPGA客戶受益。
該ReadyIP 解決方案可讓設計師在Synplicity的FPGA的合成開發環境下獲得第三方IP以及內部開發的IP；而如果選擇了Synplicity的 System Designer方案，則可該方案的功能來簡化IP整合流程。這個IP取得的功能是整合在Synplicity的合成環境，並經由網路瀏覽器取得。
ReadyIP 流程不僅支援SPIRIT Consortium的IP-XACT產業標準規格IP的整合和配置，也支援Synplicity的OpenIP加密方法，使IP供應商能夠安全地為潛在客戶和現有客戶提供IP。Synplicity現已捐贈此一加密方法給IEEE，其標準化的過程現正由IEEE P1735工作群組執行。
2008年5月9日 星期五
2008年4月30日 星期三
利用先進的FPGA I/O功能降低總體PCB製造成本
本文介紹了利用現代FPGA架構的先進性能管理PCB複雜性的新方法，即可以減少PCB佈線的擁塞，減少設計反覆、重新設計次數以及降低層和元件的數量。同時也概述了利用FPGA的靈活I/O特性降低PCB製造成本的方法。
內建嵌入式處理器、DSP和記憶體模組的高階FPGA有替代整個ASIC的趨勢。最新的FPGA元件能夠專門利用多個通用 I/O接腳來製作更寬的配置匯流排，因而加速編程時間，而這些接腳在配置完成後仍可作為正常的I/O接腳使用。元件複雜度的增加意味著接腳數量的增加，這會提高在PCB上整合這些元件的難度和成本。設計小組必須認真應對這一挑戰，以確保使用這些新的可程式元件時不會影響到產品的成本和上市時間。
接腳數量超過1,000的FPGA會給電路板設計帶來很大的麻煩。採用人工方式對這麼多數量的接腳進行佈局和佈線是非常低效的，特別是當FPGA設計有稍許修改時會造成費時的電路板設計反覆。儘管接腳數量提高了，封裝上的接腳間距仍保持不變，但PCB上的接腳密度卻有顯著的增加。隨之產生的佈線擁塞意味著大多數PCB設計師必須具備高密度互連(HDI)製造製程方面的豐富經驗。包含高數量接腳FPGA元件的PCB需要更多層的電路板，底線是每增加一層，製造成本增加10%到20%。
理想的I/O標準選擇和配置必須考慮PCB的電氣特性。最新FPGA元件的高速串列I/O使得FPGA和系統板之間的介面成為特別棘手的問題。例如數Gb收發器(MGT)技術旨在顯著縮短數據路徑，同時戲劇性地提高吞吐量。然而這些高速I/O會帶來新的挑戰。設計師現在不是擔心系統時序、上衝/下衝、串擾和正確端接，而是關心介電損耗、趨膚效應和確定性/隨機性抖動問題及其對碼間干擾的影響。
數Gb差分訊號的訊號劣化和衰減主要有三大原因：介電損耗(是長度和板材的函數)、過孔損耗和連接器損耗。根據具體實體位置的不同，每個過孔的損耗將在0.5dB到1dB之間，而總的損耗裕量只不是10dB到15dB之間。因此，大多數FPGA製造商推薦將數Gb收發器放置在 FPGA的四周，以避免打孔到內部訊號層。根據FPGA製造商的規格要求，仔細的堆疊規劃對這些訊號而言至關重要，以便達到仔細校準過的差分阻抗。
為了進一步解決好問題，FPGA I/0設計是靈活的。其它任何矽片技術都無法提供像FPGA元件這樣靈活的介面特性。過去由於電路板設計和FPGA設計小組沒有取得I/O設計同步致使許多PCB需要重新設計情況時有產生。具有I/O新功能的高接腳數量元件會顯著地增加PCB製造成本和整體上市時間，在這種情況下，本文推薦的解決方案就能夠跨越FPGA和PCB設計流程之間的日漸變寬的鴻溝。
傳統的突破
FPGA設計流程採用的方法基於硬體描述語言，而PCB仍採用原理圖輸入方法。對複雜度不高的元件來說，傳統流程是可以接受的，FPGA和PCB可以在不同的設計環境中分別進行設計。然而，這種傳統的FPGA和PCB設計小組獨立工作模式帶來的是以下這種連續步驟：
1. FPGA設計師定義設計頂層模組，並設立邏輯訊號；
2. FPGA設計師在FPGA合成步驟中鎖定一些特殊訊號(時脈訊號、專門的高速訊號)；
3. FPGA供應商的佈局佈線軟體自動將其它的FPGA頂層訊號分配到實體元件接腳，並製作FPGA接腳映射文件；
4. FPGA小組將接腳映射資訊發送給PCB設計小組，同時庫管理員製作FPGA元件的定義；
5. PCB設計師製作FPGA的符號並將它導入PCB原理圖設計；
6. 根據PCB的原理圖進行PCB的佈局佈線。
將FPGA I/O設計數據傳送到PCB流程通常需要人工進行數據的重新輸入(介於步驟3和4之間)。每個接腳有很多屬性，包括邏輯訊號名、實體接腳號、接腳方向、接腳組(接腳交換組)、FPGA元件普通接腳名稱和差分訊號接腳對等。這樣，有一千個接腳的元件意味著PCB庫管理員需要無任何差錯地輸入6,000個數據。為了適合原理圖紙張的大小，高接腳數量的符號通常需要被分割成若干部份。這些部份的符號製作和管理工作需要花數天到數周的時間。每次FPGA到訊號接腳映射關係的修改所導致的原理圖連接更新同樣也是一個漫長又容易出錯的過程。如果邏輯訊號名和實體接腳號在FPGA流程和PCB流程之間沒有得到同步，那麼放置在PCB上的FPGA就可能無法正常工作。
在典型的FPGA佈局佈線流程中，I/O設計肯定是要修改的，因為佈局佈線需要‘I/O自由分配’以滿足FPGA的時序約束條件。FPGA設計師必須採取額外的步驟鎖定I/O設計，以便設計進展時能保持不變。由於在PCB設計時整合高數量接腳FPGA元件的代價非常高，設計小組經常在設計過程的早期就鎖定FPGA的I/O設計。I/O設計鎖定在降低FPGA-PCB的整合維護成本的同時，也失去了降低PCB製造成本的機會。許多設計小組很早就鎖定了I/O分配，隨後卻發現為了滿足PCB佈線或性能要求必須改變FPGA I/O的設計。由於沒有充分準備好有效地應對FPGA I/O的變化，這些設計小組通常都造成設計延遲。
兩方面的約束條件
約束條件可以分成兩個部份，即FPGA約束和PCB版圖約束。FPGA約束條件包括設計時序要求(時序約束)、元件的規模和架構(佈線約束)以及應用於I/O緩衝記憶體的I/O標準(I/O約束)。導入可配置的I/O ASIC巨集單元意味著每個元件具有更大的靈活性，可以支援更廣泛的信號傳輸標準，但這也會造成緊密相鄰的元件應採用哪個標準的約束情況。為了最大化這樣的靈活性，可以將元件訊號分成若干I/O組，因而使分配規則進一步複雜。每一種約束都會影響I/O的分配。
在電路板設計這邊，最佳的I/O分配取決於可用佈線層的數量和PCB上元件的方位(佈線約束)。除了佈線約束外，PCB版圖必須滿足訊號完整性(SI)和整個系統設計時序約束條件(SI和時序約束)。由於這些SI和時序約束會限制電路板上走線的長度、空隙和其它實體參數，因此也會影響I/O埠的接腳位置。下面列出了可能會影響I/O設計一些約束條件：
* FPGA時序
* FPGA可佈線性
* FPGA I/O
* PCB可佈線性
* PCB SI和時序
因為這些約束條件是由不同的設計師管理的(例如FPGA、PCB和SI設計師)，又會影響到相同的I/O分配過程，因此很難協調。
橋接FPGA-PCB設計流程
FPGA設計師必須滿足合成和佈局佈線約束以符合時序規定要求，而PCB設計師必須在後端約束設計以便滿足系統級的時序和SI要求。隨著設計複雜性的提高，這些約束在兩個設計流程之間可能產生衝突。
第一個需要解決的問題是加強兩個設計小組之間的溝通。另外一個關鍵的課題是確保HDL、FPGA和PCB環境中所使用的工具套件的一致性。基於語言的FPGA HDL描述必須被正確地描述成包含接腳分配數據的原理圖符號，並保持與PCB版圖工具的正確鏈接。最後，這兩個設計領域必須透過PCB上正確的FPGA接腳分配來保持同步，並以原理圖符號和PCB外形資料庫來進行表示，即使是不同的設計小組使用完全不同的工具套件也應如此。
例如，為了滿足嚴苛的上市時間目標，一塊PCB可能包含多個平行設計高接腳數FPGA。每個FPGA封裝內接腳輸出的變化必須連續反饋給PCB原理圖和版圖設計資料庫。PCB的高速SI分析工具必須能夠存取I/O收發器的驗證模型。為了完整或滿足高速時序要求的PCB佈線也可能要求FPGA接腳輸出的調整。在這雙重追蹤過程中，FPGA設計師可以使用來自EDA供應商和FPGA 供應商的工具。PCB設計師可以使用另外一家EDA供應商的工具，而這一工具不必與FPGA工具供應商提供的工具相同。
最大的障礙在於將FPGA佈局佈線工具結果傳送給原理圖和PCB版圖工具。如前所述，對於1,000個接腳以上的單個 FPGA元件來說，這一過程可能要花一周的時間。隨著平行的FPGA-PCB設計過程的進行，接腳輸出變化(典型情況是4到6次)以及缺少完全自動的 FPGA工具到PCB原理圖符號和幾何傳送過程，將導致設計進度被打亂。如果PCB設計系統能夠理解FPGA的接腳交換和驅動器規則，那麼就能在PCB環境中實現這些接腳的變化，並自動反饋給FPGA工具。
為了確保獲得正確的性能，需要執行包括PCB上實際佈線在內的高速驗證。隨著數Gb高速訊號的普及，FPGA供應商提供的設計套件必須包含精確的IBIS、Spice或VHDL-AMS模型。有了這些模型以及能夠在GHz範圍內進行訊號分析的PCB驗證工具，整個設計SI和性能就能得到充分驗證。
設計小組可能分佈在世界上不同的地區，這在大型組織機構中經常見到。這時需要採用內建數據管理方法學使設計師們合作進行FPGA的板上整合，並追蹤任何一個設計師做出的每個修改。因此讓這兩個工具套件一起工作的關鍵在於這兩個流程所採用的工具之間的緊密介面。
如果設計小組能在FPGA I/O設計階段就開始前端的合作，那麼他們勢必就能消除設計反覆。對於適合FPGA和PCB實現的獨特平行、互動式設計方法來說這是一種非常迫切的需求，它能最大可能地製作可佈線的設計，並一次性地滿足SI和時序要求。新的整合化系統設計工具，如明導資訊公司的I/O Designer，就提供了這樣一種能夠滿足這些特殊需求的合作環境。
一致性、自動化和可擴充性
大多數FPGA I/O設計產生在設計過程中的邏輯抽象級。而實際上為了便於完成PCB設計過程，I/O設計必須在實體級進行。在設計過程中給每套約束指定優先級後形勢將變得更複雜。
如果目標只是盡快完成電路板原型，那麼接腳輸出必須在設計過程早期固定下來。理想情況是，為了滿足PCB約束條件並得到最最佳化的PCB，PCB版圖設計師應該在PCB版圖設計過程中決定接腳的分配方案，同時自動完成所有的FPGA約束。過去，I/O分配是由FPGA供應商提供的佈局佈線工具自動完成的，很少考慮到PCB的要求。然而，隨著PCB複雜度的提高，這一過程需要得到設計小組的認真管理。因此目前典型的設計過程是在合成和佈局佈線過程之前就定義好這些前端約束。一般這些約束先被定義在特殊工具約束文件中，再直接傳遞給合成工具，然後轉送給佈局佈線工具。透過 ASCII約束文件定義約束條件時要求設計師在分配I/O埠之前很好地理解FPGA I/O接腳詳細內容和分配規則(FPGA I/O約束)。而這一工作一般是由FPGA設計師完成的，但他們可能不太明白PCB版圖細節，因此不會最最佳化這一部份設計。
I/O設計過程是將所選FPGA連接到電路板上所有周邊元件時最佳化接腳分配的第一個步驟。I/O Designer能夠解決這一問題。為了最終決定電路板最佳化過程，I/O Designer將管理和控制PCB版圖設計過程中的接腳交換，同時確保這些交換不會破壞任何的FPGA技術規則。I/O Designer能使用戶以特殊的方式貫穿整個設計流程，從頂層HDL描述到PCB級符號，甚至到FPGA佈局佈線工具所需的實體接腳資訊。它能背注佈局佈線、PCB原理圖和版圖工具中產生的任何FPGA修改。因此這樣的工具能為設計HDL和FPGA實體實現的數位工程師以及採用元件符號的電路板設計師提供一個集中統一的環境。這樣做具有下面三大優點：
一致性。每當設計師修改接腳輸出時，這種變化應該自動傳遞給FPGA設計用到的其它設計工具。如果PCB設計師決定交換兩個接腳，而這種交換又會影響到FPGA的內部佈線。I/O Designer能夠確保FPGA和PCB流程是一致的。作為一種數據管理工具，它監視每個流程並管理所有產生的變化。它能追蹤PCB的接腳交換，並即時修改相關的文件。I/O Designer會根據HDL設計和接腳I/O分配過程產生FPGA佈局佈線約束，並根據‘後佈線’接腳數據製作必要的符號、原理圖和分層關係。
自動化。FPGA佈局佈線過程的自動化以及時序和I/O約束的管理相對比較容易實現。但PCB版圖設計過程的全自動化比較困難，因為有許多可變因素需要考慮。在PCB版圖設計過程中，設計師要考慮整個電路板的佈線，同時又要避免破壞任何時序、SI和可佈線性約束條件。因此任何設計用於在電路板上整合FPGA的工具需要重點實現FPGA約束管理的自動化，同時允許設計師在PCB版圖設計中能集中精力執行‘難以自動完成’的任務。這樣的工具還必須有內建的包含了Altera、Actel和Xilinix等供應商提供的必要元件資訊的庫，以便使約束得到順利實施以及使FPGA和 PCB設計流程中所有工具能夠得到良好地整合。I/O Designer可以利用I/O設計資訊自動產生必要的符號和原理圖，並在I/O分配修改時維護好這些原理圖。如果變化來自於FPGA一側，那麼原理圖經過簡單更新後就可將變化傳遞給PCB版圖工具。
可擴充性。在設計階段重新選用規模更大或更小的元件比較常見。由於FPGA元件的每個接腳具有特殊的屬性(如前所述可定義為 FPGA I/O約束)，設計師在分配I/O接腳時需要考慮向更大或更小規模元件轉移的可能性。有了I/O Designer後，設計小組在決定切換至更大或更小FPGA時就無需重新分配I/O。由於改變I/O設計經常會造成額外的電路板重新設計工作，因此，如果沒有十分的必要應避免這樣的作業。
利用FPGA的靈活性
現代FPGA架構包含可程式的I/O，可支援50種以上不同的I/O標準。一般用得比較多的是單端和低電壓差分訊號(LVDS)I/O 標準。雖然FPGA I/O設計是可變的，但它們的靈活性也有一定的限制。現代的FPGA元件架構將接腳集合分組成‘接腳組(pin-bank)’。在同一個接腳組中接腳共享參考電壓等某些共同的特性，因此通常是可交換的。但在不同接腳組中的接腳可能被指定不相容的I/O標準，因此會導致不同的情況。
一種情況是為了滿足PCB互連性能要求或PCB的可佈線性，PCB設計師可能要求修改FPGA I/O接腳。另外一種情況是最初的接腳改變造成了不同I/O標準同時存在的問題，迫使已有訊號轉移到新的接腳組。最後一種情況是前一種情況下重新定位的訊號又造成了不同I/O標準同時存在的問題，迫使現有訊號被轉移到新的接腳組。
LVDS訊號線對主要用於高速訊號傳輸，此時SI問題比較突出。當FPGA元件中的一個訊號被賦於LVDS I/O標準時，這個FPGA訊號就需要用到FPGA封裝中的2個接腳。LVDS訊號會改善PCB的性能，但也會產生附加的約束條件。LVDS線對必須： 1)長度差在±10%之內；2)在整個走線長度內差分線對保持固定的間距。
FPGA邏輯訊號使用太多的LVDS I/O標準會導致使用更大且具有更多接腳的FPGA封裝。而不採用LVDS I/O標準意味著產品性能會受到限制，甚至達到許多產品設計小組無法接受的程度。從單個接腳到雙接腳I/O標準(或反過來)的輕易改變能力能使整個設計小組使用最少的LVDS I/O訊號滿足系統性能約束條件。總之，盡量減少LVDS的使用可以降低PCB製造的複雜性和成本。
在I/O Designer等工具中置入I/O接腳組規則(PCB設計師很容易透過直觀易用的GUI學會)可以釋放PCB設計師的精力，開拓他們的視野，因而讓他們更有效地參與FPGA I/O設計過程。在掌握了FPGA I/O的平行FPGA和PCB小組設計、實現了FPGA和PCB設計流程中實體整合的自動化後，設計小組就能充分利用FPGA I/O的靈活性減少PCB佈線的擁塞。認真檢查現代FPGA架構和它們的用途可以發現很多有趣的事實：
* 在同一接腳組中的接腳很容易實現交換；
* 設計中同一匯流排內的訊號一般都分配到同一接腳組(充分利用接腳的易交換性)；
* 對設計中的匯流排訊號來說接腳組並不代表最佳的實體設計。(從圖3可以看出，使用相同的接腳組會迫使匯流排訊號在PCB上相互交叉)
通常學會高效地使用多個接腳組可以實體最佳化FPGA的I/O，並消除匯流排中的交叉訊號，同時也可能減少製造PCB所需的訊號層數量，因而達到降低成本的目的。
隨著目前高速、高閘數、高接腳數FPGA的出現，FPGA設計唯一永恒的主題是不斷產生的變化，包括為了滿足時序和損耗要求的互連級變化和FPGA本身內部接腳分配階段的變化。FPGA設計具有的高度靈活性對電路板設計師來說也許是一個最大的夢魘。FPGA公司應該明智地認真檢查現有技術，確保今天的FPGA所提供的巨大靈活性和強大功能不會太過而成為PCB實現的潛在障礙。像I/O Designer這樣的工具能夠實現PCB佈局和驗證所需的原理圖連接自動化，而且它還能記住哪個訊號連接連到了哪個元件接腳，並指示這些接腳如何映射到原始的電路板級匯流排結構。依靠正確的軟體工具以及FPGA和PCB設計平行路徑之間的緊密合作，FPGA設計和實現進度就可能節省‘周’數量級的時間，因而顯著地降低總體成本。
作者：Rick Stroot
產品行銷經理
E-mail: rick_stroot@mentor.com
Mentor Graphics
內建嵌入式處理器、DSP和記憶體模組的高階FPGA有替代整個ASIC的趨勢。最新的FPGA元件能夠專門利用多個通用 I/O接腳來製作更寬的配置匯流排，因而加速編程時間，而這些接腳在配置完成後仍可作為正常的I/O接腳使用。元件複雜度的增加意味著接腳數量的增加，這會提高在PCB上整合這些元件的難度和成本。設計小組必須認真應對這一挑戰，以確保使用這些新的可程式元件時不會影響到產品的成本和上市時間。
接腳數量超過1,000的FPGA會給電路板設計帶來很大的麻煩。採用人工方式對這麼多數量的接腳進行佈局和佈線是非常低效的，特別是當FPGA設計有稍許修改時會造成費時的電路板設計反覆。儘管接腳數量提高了，封裝上的接腳間距仍保持不變，但PCB上的接腳密度卻有顯著的增加。隨之產生的佈線擁塞意味著大多數PCB設計師必須具備高密度互連(HDI)製造製程方面的豐富經驗。包含高數量接腳FPGA元件的PCB需要更多層的電路板，底線是每增加一層，製造成本增加10%到20%。
理想的I/O標準選擇和配置必須考慮PCB的電氣特性。最新FPGA元件的高速串列I/O使得FPGA和系統板之間的介面成為特別棘手的問題。例如數Gb收發器(MGT)技術旨在顯著縮短數據路徑，同時戲劇性地提高吞吐量。然而這些高速I/O會帶來新的挑戰。設計師現在不是擔心系統時序、上衝/下衝、串擾和正確端接，而是關心介電損耗、趨膚效應和確定性/隨機性抖動問題及其對碼間干擾的影響。
數Gb差分訊號的訊號劣化和衰減主要有三大原因：介電損耗(是長度和板材的函數)、過孔損耗和連接器損耗。根據具體實體位置的不同，每個過孔的損耗將在0.5dB到1dB之間，而總的損耗裕量只不是10dB到15dB之間。因此，大多數FPGA製造商推薦將數Gb收發器放置在 FPGA的四周，以避免打孔到內部訊號層。根據FPGA製造商的規格要求，仔細的堆疊規劃對這些訊號而言至關重要，以便達到仔細校準過的差分阻抗。
為了進一步解決好問題，FPGA I/0設計是靈活的。其它任何矽片技術都無法提供像FPGA元件這樣靈活的介面特性。過去由於電路板設計和FPGA設計小組沒有取得I/O設計同步致使許多PCB需要重新設計情況時有產生。具有I/O新功能的高接腳數量元件會顯著地增加PCB製造成本和整體上市時間，在這種情況下，本文推薦的解決方案就能夠跨越FPGA和PCB設計流程之間的日漸變寬的鴻溝。
傳統的突破
FPGA設計流程採用的方法基於硬體描述語言，而PCB仍採用原理圖輸入方法。對複雜度不高的元件來說，傳統流程是可以接受的，FPGA和PCB可以在不同的設計環境中分別進行設計。然而，這種傳統的FPGA和PCB設計小組獨立工作模式帶來的是以下這種連續步驟：
1. FPGA設計師定義設計頂層模組，並設立邏輯訊號；
2. FPGA設計師在FPGA合成步驟中鎖定一些特殊訊號(時脈訊號、專門的高速訊號)；
3. FPGA供應商的佈局佈線軟體自動將其它的FPGA頂層訊號分配到實體元件接腳，並製作FPGA接腳映射文件；
4. FPGA小組將接腳映射資訊發送給PCB設計小組，同時庫管理員製作FPGA元件的定義；
5. PCB設計師製作FPGA的符號並將它導入PCB原理圖設計；
6. 根據PCB的原理圖進行PCB的佈局佈線。
將FPGA I/O設計數據傳送到PCB流程通常需要人工進行數據的重新輸入(介於步驟3和4之間)。每個接腳有很多屬性，包括邏輯訊號名、實體接腳號、接腳方向、接腳組(接腳交換組)、FPGA元件普通接腳名稱和差分訊號接腳對等。這樣，有一千個接腳的元件意味著PCB庫管理員需要無任何差錯地輸入6,000個數據。為了適合原理圖紙張的大小，高接腳數量的符號通常需要被分割成若干部份。這些部份的符號製作和管理工作需要花數天到數周的時間。每次FPGA到訊號接腳映射關係的修改所導致的原理圖連接更新同樣也是一個漫長又容易出錯的過程。如果邏輯訊號名和實體接腳號在FPGA流程和PCB流程之間沒有得到同步，那麼放置在PCB上的FPGA就可能無法正常工作。
在典型的FPGA佈局佈線流程中，I/O設計肯定是要修改的，因為佈局佈線需要‘I/O自由分配’以滿足FPGA的時序約束條件。FPGA設計師必須採取額外的步驟鎖定I/O設計，以便設計進展時能保持不變。由於在PCB設計時整合高數量接腳FPGA元件的代價非常高，設計小組經常在設計過程的早期就鎖定FPGA的I/O設計。I/O設計鎖定在降低FPGA-PCB的整合維護成本的同時，也失去了降低PCB製造成本的機會。許多設計小組很早就鎖定了I/O分配，隨後卻發現為了滿足PCB佈線或性能要求必須改變FPGA I/O的設計。由於沒有充分準備好有效地應對FPGA I/O的變化，這些設計小組通常都造成設計延遲。
兩方面的約束條件
約束條件可以分成兩個部份，即FPGA約束和PCB版圖約束。FPGA約束條件包括設計時序要求(時序約束)、元件的規模和架構(佈線約束)以及應用於I/O緩衝記憶體的I/O標準(I/O約束)。導入可配置的I/O ASIC巨集單元意味著每個元件具有更大的靈活性，可以支援更廣泛的信號傳輸標準，但這也會造成緊密相鄰的元件應採用哪個標準的約束情況。為了最大化這樣的靈活性，可以將元件訊號分成若干I/O組，因而使分配規則進一步複雜。每一種約束都會影響I/O的分配。
在電路板設計這邊，最佳的I/O分配取決於可用佈線層的數量和PCB上元件的方位(佈線約束)。除了佈線約束外，PCB版圖必須滿足訊號完整性(SI)和整個系統設計時序約束條件(SI和時序約束)。由於這些SI和時序約束會限制電路板上走線的長度、空隙和其它實體參數，因此也會影響I/O埠的接腳位置。下面列出了可能會影響I/O設計一些約束條件：
* FPGA時序
* FPGA可佈線性
* FPGA I/O
* PCB可佈線性
* PCB SI和時序
因為這些約束條件是由不同的設計師管理的(例如FPGA、PCB和SI設計師)，又會影響到相同的I/O分配過程，因此很難協調。
橋接FPGA-PCB設計流程
FPGA設計師必須滿足合成和佈局佈線約束以符合時序規定要求，而PCB設計師必須在後端約束設計以便滿足系統級的時序和SI要求。隨著設計複雜性的提高，這些約束在兩個設計流程之間可能產生衝突。
第一個需要解決的問題是加強兩個設計小組之間的溝通。另外一個關鍵的課題是確保HDL、FPGA和PCB環境中所使用的工具套件的一致性。基於語言的FPGA HDL描述必須被正確地描述成包含接腳分配數據的原理圖符號，並保持與PCB版圖工具的正確鏈接。最後，這兩個設計領域必須透過PCB上正確的FPGA接腳分配來保持同步，並以原理圖符號和PCB外形資料庫來進行表示，即使是不同的設計小組使用完全不同的工具套件也應如此。
例如，為了滿足嚴苛的上市時間目標，一塊PCB可能包含多個平行設計高接腳數FPGA。每個FPGA封裝內接腳輸出的變化必須連續反饋給PCB原理圖和版圖設計資料庫。PCB的高速SI分析工具必須能夠存取I/O收發器的驗證模型。為了完整或滿足高速時序要求的PCB佈線也可能要求FPGA接腳輸出的調整。在這雙重追蹤過程中，FPGA設計師可以使用來自EDA供應商和FPGA 供應商的工具。PCB設計師可以使用另外一家EDA供應商的工具，而這一工具不必與FPGA工具供應商提供的工具相同。
最大的障礙在於將FPGA佈局佈線工具結果傳送給原理圖和PCB版圖工具。如前所述，對於1,000個接腳以上的單個 FPGA元件來說，這一過程可能要花一周的時間。隨著平行的FPGA-PCB設計過程的進行，接腳輸出變化(典型情況是4到6次)以及缺少完全自動的 FPGA工具到PCB原理圖符號和幾何傳送過程，將導致設計進度被打亂。如果PCB設計系統能夠理解FPGA的接腳交換和驅動器規則，那麼就能在PCB環境中實現這些接腳的變化，並自動反饋給FPGA工具。
為了確保獲得正確的性能，需要執行包括PCB上實際佈線在內的高速驗證。隨著數Gb高速訊號的普及，FPGA供應商提供的設計套件必須包含精確的IBIS、Spice或VHDL-AMS模型。有了這些模型以及能夠在GHz範圍內進行訊號分析的PCB驗證工具，整個設計SI和性能就能得到充分驗證。
設計小組可能分佈在世界上不同的地區，這在大型組織機構中經常見到。這時需要採用內建數據管理方法學使設計師們合作進行FPGA的板上整合，並追蹤任何一個設計師做出的每個修改。因此讓這兩個工具套件一起工作的關鍵在於這兩個流程所採用的工具之間的緊密介面。
如果設計小組能在FPGA I/O設計階段就開始前端的合作，那麼他們勢必就能消除設計反覆。對於適合FPGA和PCB實現的獨特平行、互動式設計方法來說這是一種非常迫切的需求，它能最大可能地製作可佈線的設計，並一次性地滿足SI和時序要求。新的整合化系統設計工具，如明導資訊公司的I/O Designer，就提供了這樣一種能夠滿足這些特殊需求的合作環境。
一致性、自動化和可擴充性
大多數FPGA I/O設計產生在設計過程中的邏輯抽象級。而實際上為了便於完成PCB設計過程，I/O設計必須在實體級進行。在設計過程中給每套約束指定優先級後形勢將變得更複雜。
如果目標只是盡快完成電路板原型，那麼接腳輸出必須在設計過程早期固定下來。理想情況是，為了滿足PCB約束條件並得到最最佳化的PCB，PCB版圖設計師應該在PCB版圖設計過程中決定接腳的分配方案，同時自動完成所有的FPGA約束。過去，I/O分配是由FPGA供應商提供的佈局佈線工具自動完成的，很少考慮到PCB的要求。然而，隨著PCB複雜度的提高，這一過程需要得到設計小組的認真管理。因此目前典型的設計過程是在合成和佈局佈線過程之前就定義好這些前端約束。一般這些約束先被定義在特殊工具約束文件中，再直接傳遞給合成工具，然後轉送給佈局佈線工具。透過 ASCII約束文件定義約束條件時要求設計師在分配I/O埠之前很好地理解FPGA I/O接腳詳細內容和分配規則(FPGA I/O約束)。而這一工作一般是由FPGA設計師完成的，但他們可能不太明白PCB版圖細節，因此不會最最佳化這一部份設計。
I/O設計過程是將所選FPGA連接到電路板上所有周邊元件時最佳化接腳分配的第一個步驟。I/O Designer能夠解決這一問題。為了最終決定電路板最佳化過程，I/O Designer將管理和控制PCB版圖設計過程中的接腳交換，同時確保這些交換不會破壞任何的FPGA技術規則。I/O Designer能使用戶以特殊的方式貫穿整個設計流程，從頂層HDL描述到PCB級符號，甚至到FPGA佈局佈線工具所需的實體接腳資訊。它能背注佈局佈線、PCB原理圖和版圖工具中產生的任何FPGA修改。因此這樣的工具能為設計HDL和FPGA實體實現的數位工程師以及採用元件符號的電路板設計師提供一個集中統一的環境。這樣做具有下面三大優點：
一致性。每當設計師修改接腳輸出時，這種變化應該自動傳遞給FPGA設計用到的其它設計工具。如果PCB設計師決定交換兩個接腳，而這種交換又會影響到FPGA的內部佈線。I/O Designer能夠確保FPGA和PCB流程是一致的。作為一種數據管理工具，它監視每個流程並管理所有產生的變化。它能追蹤PCB的接腳交換，並即時修改相關的文件。I/O Designer會根據HDL設計和接腳I/O分配過程產生FPGA佈局佈線約束，並根據‘後佈線’接腳數據製作必要的符號、原理圖和分層關係。
自動化。FPGA佈局佈線過程的自動化以及時序和I/O約束的管理相對比較容易實現。但PCB版圖設計過程的全自動化比較困難，因為有許多可變因素需要考慮。在PCB版圖設計過程中，設計師要考慮整個電路板的佈線，同時又要避免破壞任何時序、SI和可佈線性約束條件。因此任何設計用於在電路板上整合FPGA的工具需要重點實現FPGA約束管理的自動化，同時允許設計師在PCB版圖設計中能集中精力執行‘難以自動完成’的任務。這樣的工具還必須有內建的包含了Altera、Actel和Xilinix等供應商提供的必要元件資訊的庫，以便使約束得到順利實施以及使FPGA和 PCB設計流程中所有工具能夠得到良好地整合。I/O Designer可以利用I/O設計資訊自動產生必要的符號和原理圖，並在I/O分配修改時維護好這些原理圖。如果變化來自於FPGA一側，那麼原理圖經過簡單更新後就可將變化傳遞給PCB版圖工具。
可擴充性。在設計階段重新選用規模更大或更小的元件比較常見。由於FPGA元件的每個接腳具有特殊的屬性(如前所述可定義為 FPGA I/O約束)，設計師在分配I/O接腳時需要考慮向更大或更小規模元件轉移的可能性。有了I/O Designer後，設計小組在決定切換至更大或更小FPGA時就無需重新分配I/O。由於改變I/O設計經常會造成額外的電路板重新設計工作，因此，如果沒有十分的必要應避免這樣的作業。
利用FPGA的靈活性
現代FPGA架構包含可程式的I/O，可支援50種以上不同的I/O標準。一般用得比較多的是單端和低電壓差分訊號(LVDS)I/O 標準。雖然FPGA I/O設計是可變的，但它們的靈活性也有一定的限制。現代的FPGA元件架構將接腳集合分組成‘接腳組(pin-bank)’。在同一個接腳組中接腳共享參考電壓等某些共同的特性，因此通常是可交換的。但在不同接腳組中的接腳可能被指定不相容的I/O標準，因此會導致不同的情況。
一種情況是為了滿足PCB互連性能要求或PCB的可佈線性，PCB設計師可能要求修改FPGA I/O接腳。另外一種情況是最初的接腳改變造成了不同I/O標準同時存在的問題，迫使已有訊號轉移到新的接腳組。最後一種情況是前一種情況下重新定位的訊號又造成了不同I/O標準同時存在的問題，迫使現有訊號被轉移到新的接腳組。
LVDS訊號線對主要用於高速訊號傳輸，此時SI問題比較突出。當FPGA元件中的一個訊號被賦於LVDS I/O標準時，這個FPGA訊號就需要用到FPGA封裝中的2個接腳。LVDS訊號會改善PCB的性能，但也會產生附加的約束條件。LVDS線對必須： 1)長度差在±10%之內；2)在整個走線長度內差分線對保持固定的間距。
FPGA邏輯訊號使用太多的LVDS I/O標準會導致使用更大且具有更多接腳的FPGA封裝。而不採用LVDS I/O標準意味著產品性能會受到限制，甚至達到許多產品設計小組無法接受的程度。從單個接腳到雙接腳I/O標準(或反過來)的輕易改變能力能使整個設計小組使用最少的LVDS I/O訊號滿足系統性能約束條件。總之，盡量減少LVDS的使用可以降低PCB製造的複雜性和成本。
在I/O Designer等工具中置入I/O接腳組規則(PCB設計師很容易透過直觀易用的GUI學會)可以釋放PCB設計師的精力，開拓他們的視野，因而讓他們更有效地參與FPGA I/O設計過程。在掌握了FPGA I/O的平行FPGA和PCB小組設計、實現了FPGA和PCB設計流程中實體整合的自動化後，設計小組就能充分利用FPGA I/O的靈活性減少PCB佈線的擁塞。認真檢查現代FPGA架構和它們的用途可以發現很多有趣的事實：
* 在同一接腳組中的接腳很容易實現交換；
* 設計中同一匯流排內的訊號一般都分配到同一接腳組(充分利用接腳的易交換性)；
* 對設計中的匯流排訊號來說接腳組並不代表最佳的實體設計。(從圖3可以看出，使用相同的接腳組會迫使匯流排訊號在PCB上相互交叉)
通常學會高效地使用多個接腳組可以實體最佳化FPGA的I/O，並消除匯流排中的交叉訊號，同時也可能減少製造PCB所需的訊號層數量，因而達到降低成本的目的。
隨著目前高速、高閘數、高接腳數FPGA的出現，FPGA設計唯一永恒的主題是不斷產生的變化，包括為了滿足時序和損耗要求的互連級變化和FPGA本身內部接腳分配階段的變化。FPGA設計具有的高度靈活性對電路板設計師來說也許是一個最大的夢魘。FPGA公司應該明智地認真檢查現有技術，確保今天的FPGA所提供的巨大靈活性和強大功能不會太過而成為PCB實現的潛在障礙。像I/O Designer這樣的工具能夠實現PCB佈局和驗證所需的原理圖連接自動化，而且它還能記住哪個訊號連接連到了哪個元件接腳，並指示這些接腳如何映射到原始的電路板級匯流排結構。依靠正確的軟體工具以及FPGA和PCB設計平行路徑之間的緊密合作，FPGA設計和實現進度就可能節省‘周’數量級的時間，因而顯著地降低總體成本。
作者：Rick Stroot
產品行銷經理
E-mail: rick_stroot@mentor.com
Mentor Graphics
2008年4月26日 星期六
核心矽晶片市場成長強勁 呈現大者恆大趨勢
核心矽晶片市場成長強勁 呈現大者恆大趨勢
上網時間 : 2008年04月25日
全球核心矽晶片市場在2007年成長強勁，但根據市場研究公司iSuppli的調查報告指出，只有市場中的領先廠商受益最多，它們的市場佔有率繼續上升，並侵蝕規模較小廠商的地盤。iSuppli將該市場分為ASIC、可程式邏輯元件(PLD)和ASSP等幾個領域。
根據iSuppli的數據，2007年全球核心矽晶片市場從2006年的929.7億美元成長至991億美元，成長率為6.6%。該公司表示，談到半導體，一般人可能會聯想到記憶體或微處理器，但實際上核心矽晶片是半導體市場中最大的單一領域，佔整體營收的36%以上。
以廠商營收排名來看，全球最大的核心矽晶片供應商是德州儀器(TI)，2007年銷售額達74億美元，不過較2006年下滑了4.1%；英特爾 (Intel)位居第二，高通(Qualcomm)和新力(Sony)則分別躍升至第三和第四位名。而IBM則因遊戲機晶片銷售不佳而跌出了前10名。
ASSP大廠成功之道在於專注
ASSP是核心矽晶片市場最大的領域，2007年營業額超過730億美元。iSuppli表示，ASSP供應商的成功之道，就是強烈專注於正確的終端應用領域。實際上，沒有一家頂級ASSP供應商能在兩個以上的終端應用領域取得成功。
例如頭號ASSP供應商英特爾，其80%以上的ASSP營業收入來自電腦領域，而第二大ASSP供應商高通只專注於無線領域。在五大供應商中，只有德州儀器的ASSP業務針對兩個以上的應用領域。
2007 年，10大ASSP供應商佔有整體市場的51.2%，其中英特爾和高通的成長率大約分別是整體核心矽晶片市場的兩倍和四倍；而核心矽晶片市場的成長率，又是整體半導體市場的兩倍半。整體來看，10大ASSP廠商排名相對變化不大，新面孔只有排名第八的新力，另外AMD的排名下降了五名，來到第十四名。
ASIC廠商著重應用解決方案提供
而ASIC領域的市佔率與ASSP一樣出現集中現象，且程度更大。iSuppli指出，2006年的前10大ASIC供應商合計佔總體ASIC市場的73.8%，但一年後該比例上升到了78.4%。
iSuppli 表示，ASIC市場中的一個關鍵成功因素，不是原料矽技術，而是強烈專注於企業應用。前者在上世紀90年代足以保證廠商獲得成功，當時ASIC仍然主要是 “膠合邏輯(glue logic)”，而客戶主要是購買邏輯閘；只要廠商能夠提供最多時脈、速度最快的邏輯閘，就能大獲全勝。
但現在，成功的ASIC供應商是銷售應用解決方案的廠商，而不是銷售矽的廠商，而且那些最專注於應用的廠商才有可能獲得成功；專注於消費性領域的三星電子(Samsung)就是一個很好的例子。
根據iSuppli的調查數據，2007年三星的營收成長了31%，在ASIC市場的排名從2006年時的第十四上升至第十，首次躋身該領域的前十大廠商。另一個因專注於應用而獲得成功的ASIC供應商是Elmos；該公司專長汽車領域，07年營收成長16%，首次進入二十強行列。
此外LSI的ASIC市佔率也有較大提升。iSuppli表示，歷史上LSI也是業界的領先廠商之一，而且在1990年代一直是最大的專業ASIC供應商；不過該公司曾跌出前十名，ASIC營業收入降到了低於10年前的水準。
直到2007年，原在2006年排名第十一的LSI收購了排名第十的Agere；雖然該公司將主要由ASSP組成的消費性產品線賣給了Magnum Semiconductor，又把無線產品部門賣給了英飛凌(Infineon)，但來自Agere的儲存與有線通訊產品的營收，仍將LSI推回到前十大廠商之列；目前該公司穩居第八名。
在ASIC市場佔有率下降的廠商中，顯然有些較專注於發展ASSP產品；如飛思卡爾(Freescale)從第七跌到了第十二，其ASIC市場佔有率從4.7%降至2.3%，營收下滑了5億美元。不過，該公司的ASSP營收大幅成長了2.5億美元。
PLD廠商市佔率集中程度最高
而PLD領域雖是核心矽晶片市場中最小的一個，廠商市佔率的集中程度更高。iSuppli指出，該領域兩大廠賽靈思(Xilinx)與Altera的市場佔有率雙雙上升，幾乎每年都一樣──儘管這兩家廠商的營收皆有下滑。
iSuppli分析，前兩大PLD廠商的市場佔有率成長，是來自排名第三的Lattice Semiconductor；後者儘管推出了非常有競爭力的產品線，但仍然面臨困境。而另一家業者Actel在2007年擴大了其PLD營收，市場佔有率也有顯著的提升。
隨著產業走向成熟，市場整合是自然現象；iSuppli認為，由於半導體技術壽命短暫，隨著開發成本的上升，這樣的趨勢將會持續下去。而雖然深具創意的新創公司總會在核心矽晶片領域找到發展空間，但可預期的是業界大廠仍將繼續囊括大部分的市佔率。
上網時間 : 2008年04月25日
全球核心矽晶片市場在2007年成長強勁，但根據市場研究公司iSuppli的調查報告指出，只有市場中的領先廠商受益最多，它們的市場佔有率繼續上升，並侵蝕規模較小廠商的地盤。iSuppli將該市場分為ASIC、可程式邏輯元件(PLD)和ASSP等幾個領域。
根據iSuppli的數據，2007年全球核心矽晶片市場從2006年的929.7億美元成長至991億美元，成長率為6.6%。該公司表示，談到半導體，一般人可能會聯想到記憶體或微處理器，但實際上核心矽晶片是半導體市場中最大的單一領域，佔整體營收的36%以上。
以廠商營收排名來看，全球最大的核心矽晶片供應商是德州儀器(TI)，2007年銷售額達74億美元，不過較2006年下滑了4.1%；英特爾 (Intel)位居第二，高通(Qualcomm)和新力(Sony)則分別躍升至第三和第四位名。而IBM則因遊戲機晶片銷售不佳而跌出了前10名。
ASSP大廠成功之道在於專注
ASSP是核心矽晶片市場最大的領域，2007年營業額超過730億美元。iSuppli表示，ASSP供應商的成功之道，就是強烈專注於正確的終端應用領域。實際上，沒有一家頂級ASSP供應商能在兩個以上的終端應用領域取得成功。
例如頭號ASSP供應商英特爾，其80%以上的ASSP營業收入來自電腦領域，而第二大ASSP供應商高通只專注於無線領域。在五大供應商中，只有德州儀器的ASSP業務針對兩個以上的應用領域。
2007 年，10大ASSP供應商佔有整體市場的51.2%，其中英特爾和高通的成長率大約分別是整體核心矽晶片市場的兩倍和四倍；而核心矽晶片市場的成長率，又是整體半導體市場的兩倍半。整體來看，10大ASSP廠商排名相對變化不大，新面孔只有排名第八的新力，另外AMD的排名下降了五名，來到第十四名。
ASIC廠商著重應用解決方案提供
而ASIC領域的市佔率與ASSP一樣出現集中現象，且程度更大。iSuppli指出，2006年的前10大ASIC供應商合計佔總體ASIC市場的73.8%，但一年後該比例上升到了78.4%。
iSuppli 表示，ASIC市場中的一個關鍵成功因素，不是原料矽技術，而是強烈專注於企業應用。前者在上世紀90年代足以保證廠商獲得成功，當時ASIC仍然主要是 “膠合邏輯(glue logic)”，而客戶主要是購買邏輯閘；只要廠商能夠提供最多時脈、速度最快的邏輯閘，就能大獲全勝。
但現在，成功的ASIC供應商是銷售應用解決方案的廠商，而不是銷售矽的廠商，而且那些最專注於應用的廠商才有可能獲得成功；專注於消費性領域的三星電子(Samsung)就是一個很好的例子。
根據iSuppli的調查數據，2007年三星的營收成長了31%，在ASIC市場的排名從2006年時的第十四上升至第十，首次躋身該領域的前十大廠商。另一個因專注於應用而獲得成功的ASIC供應商是Elmos；該公司專長汽車領域，07年營收成長16%，首次進入二十強行列。
此外LSI的ASIC市佔率也有較大提升。iSuppli表示，歷史上LSI也是業界的領先廠商之一，而且在1990年代一直是最大的專業ASIC供應商；不過該公司曾跌出前十名，ASIC營業收入降到了低於10年前的水準。
直到2007年，原在2006年排名第十一的LSI收購了排名第十的Agere；雖然該公司將主要由ASSP組成的消費性產品線賣給了Magnum Semiconductor，又把無線產品部門賣給了英飛凌(Infineon)，但來自Agere的儲存與有線通訊產品的營收，仍將LSI推回到前十大廠商之列；目前該公司穩居第八名。
在ASIC市場佔有率下降的廠商中，顯然有些較專注於發展ASSP產品；如飛思卡爾(Freescale)從第七跌到了第十二，其ASIC市場佔有率從4.7%降至2.3%，營收下滑了5億美元。不過，該公司的ASSP營收大幅成長了2.5億美元。
PLD廠商市佔率集中程度最高
而PLD領域雖是核心矽晶片市場中最小的一個，廠商市佔率的集中程度更高。iSuppli指出，該領域兩大廠賽靈思(Xilinx)與Altera的市場佔有率雙雙上升，幾乎每年都一樣──儘管這兩家廠商的營收皆有下滑。
iSuppli分析，前兩大PLD廠商的市場佔有率成長，是來自排名第三的Lattice Semiconductor；後者儘管推出了非常有競爭力的產品線，但仍然面臨困境。而另一家業者Actel在2007年擴大了其PLD營收，市場佔有率也有顯著的提升。
隨著產業走向成熟，市場整合是自然現象；iSuppli認為，由於半導體技術壽命短暫，隨著開發成本的上升，這樣的趨勢將會持續下去。而雖然深具創意的新創公司總會在核心矽晶片領域找到發展空間，但可預期的是業界大廠仍將繼續囊括大部分的市佔率。
2008年3月13日 星期四
Xilinx新推兩款XtremeDSP開發平台
賽靈思(Xilinx)公司日前推出兩款全新XtremeDSP開發平台，包含針對低成本視訊開發的XtremeDSP Video入門套件，以及針對以Spartan-3A DSP FPGA進行DSP系統開發的XtremeDSP入門套件。兩款開發平台均採用Spartan-3A DSP FPGA元件。
XtremeDSP Video入門套件是一款完整的開發平台，鎖定要求低成本、高效能的視訊處理應用。新款套件提供視訊應用的設計人員所有必要的元件，包括視訊專屬IP、參考設計方案、XtremeDSP與Xilinx Embedded Processing開發工具、以及一個附有視訊子卡的Spartan-3A DSP FPGA開發公板。
設計人員可運用此款套件，針對各種成本敏感度高的應用，加速高速視訊系統的開發，包括機器視覺、多媒體視訊轉換盒、內視鏡、可攜式超音波、汽車駕駛輔助、以及其他需要低成本、與高DSP效能的系統。
Xilinx XtremeDSP入門套件包含低成本的Spartan-3A DSP 1800 FPGA元件，以低於30美元的價格，提供每秒超過200億GMACS的效能。相較於其他FPGA元件，Spartan-3A DSP FPGA系列元件以較低的成本，節省25%的動態功耗，並提供1.5倍更快的DSP效能。
此外，包含在套件內的System Generator for DSP讓業者在進行Xilinx FPGA的設計方案時，能運用The Mathworks廣受歡迎的MATLABR與SimulinkR模型化環境。此款套件可針對成本敏感度高的DSP應用開發，提供一個完整的解決方案，像是可攜式醫療設備、低成本無線基礎建設、平面顯示器、以及其他需要DSP效能、低成本與低功耗的產品。
Spartan-3A DSP FPGA版的XtremeDSP Video入門套件視訊專屬IP，包括一個影片訊框緩衝控制器(Video Frame Buffer Controller；VFBC)、三個參考設計方案以加速開發、軟體驅動程式;、支援各種I/O介面的硬體介面。這個IP方案搭配Spartan-3A DSP 3400A FPGA研發功板、纜線、VGA攝影機、以及FMC視訊I/O模組，支援DVI輸入、單通道輸入與輸出AV端子、S端子輸入與輸出、以及雙相機介面。
另外，此款全新套件還包含System Generator for DSP以及Xilinx Embedded Development Kit (EDK)。System Generator for DSP讓業者能運用The Mathworks SimulinkR與MATLABR模型化環境，進行FPGA設計方案。EDK是一款全方位的解決方案，能用來設計各種嵌入式可編程系統。EDK亦包含 Platform Studio工具套件、嵌入式IP核心、以及XilinxR MicroBlaze嵌入式處理器。
XtremeDSP入門套件包含一個用來開發視訊處理演算法的VGA連結埠、一個乙太網路10/100/1000實體層元件、以及一個可以遠端控制台進行簡單通訊的RS-232連接埠。此外，XtremeDSP入門套件還配備128Mb x 32bit DDR2 SDRAM、16Mx8 Parallel/BPI組態快閃記憶體、以及64Mb的SPI組態/儲存快閃記憶體。
該套件還內含一個用來進行組態設定與除錯的完整JTAG介面、以及用來連結System ACE工具的一個模組連結器、纜線與電源連結器。開發平台包含一個賽靈思經銷商提供的擴充卡，讓設計人員可進一步擴增功能
XtremeDSP Video入門套件是一款完整的開發平台，鎖定要求低成本、高效能的視訊處理應用。新款套件提供視訊應用的設計人員所有必要的元件，包括視訊專屬IP、參考設計方案、XtremeDSP與Xilinx Embedded Processing開發工具、以及一個附有視訊子卡的Spartan-3A DSP FPGA開發公板。
設計人員可運用此款套件，針對各種成本敏感度高的應用，加速高速視訊系統的開發，包括機器視覺、多媒體視訊轉換盒、內視鏡、可攜式超音波、汽車駕駛輔助、以及其他需要低成本、與高DSP效能的系統。
Xilinx XtremeDSP入門套件包含低成本的Spartan-3A DSP 1800 FPGA元件，以低於30美元的價格，提供每秒超過200億GMACS的效能。相較於其他FPGA元件，Spartan-3A DSP FPGA系列元件以較低的成本，節省25%的動態功耗，並提供1.5倍更快的DSP效能。
此外，包含在套件內的System Generator for DSP讓業者在進行Xilinx FPGA的設計方案時，能運用The Mathworks廣受歡迎的MATLABR與SimulinkR模型化環境。此款套件可針對成本敏感度高的DSP應用開發，提供一個完整的解決方案，像是可攜式醫療設備、低成本無線基礎建設、平面顯示器、以及其他需要DSP效能、低成本與低功耗的產品。
Spartan-3A DSP FPGA版的XtremeDSP Video入門套件視訊專屬IP，包括一個影片訊框緩衝控制器(Video Frame Buffer Controller；VFBC)、三個參考設計方案以加速開發、軟體驅動程式;、支援各種I/O介面的硬體介面。這個IP方案搭配Spartan-3A DSP 3400A FPGA研發功板、纜線、VGA攝影機、以及FMC視訊I/O模組，支援DVI輸入、單通道輸入與輸出AV端子、S端子輸入與輸出、以及雙相機介面。
另外，此款全新套件還包含System Generator for DSP以及Xilinx Embedded Development Kit (EDK)。System Generator for DSP讓業者能運用The Mathworks SimulinkR與MATLABR模型化環境，進行FPGA設計方案。EDK是一款全方位的解決方案，能用來設計各種嵌入式可編程系統。EDK亦包含 Platform Studio工具套件、嵌入式IP核心、以及XilinxR MicroBlaze嵌入式處理器。
XtremeDSP入門套件包含一個用來開發視訊處理演算法的VGA連結埠、一個乙太網路10/100/1000實體層元件、以及一個可以遠端控制台進行簡單通訊的RS-232連接埠。此外，XtremeDSP入門套件還配備128Mb x 32bit DDR2 SDRAM、16Mx8 Parallel/BPI組態快閃記憶體、以及64Mb的SPI組態/儲存快閃記憶體。
該套件還內含一個用來進行組態設定與除錯的完整JTAG介面、以及用來連結System ACE工具的一個模組連結器、纜線與電源連結器。開發平台包含一個賽靈思經銷商提供的擴充卡，讓設計人員可進一步擴增功能
2008年3月12日 星期三
LATTICE推出一系列基於FPGA的完整設計方案
Lattice近日在嵌入世界會議展覽會上展出一系列基於FPGA的完整設計方案，包括PCI Express、SMPTE video和其採用uClinux實時操作系統(RTOS)的LatticeMico32嵌入式RISC微處理器。
Lattice會用其評估板現場演示其PCI Express終端設備。評估板將一個軟PCI Express核（可為x1或x4配置）用片上3.125Gbps SERDES塊編程至LatticeECP2M低成本FPGA。LatticeECP2M提供獨有的基於FPGA、量產價格低於$10.00的PCI Express解決方案。
Lattice還將通過LatticeECP2M器件演示其SMPTE功能。SMPTE（Society of Motion Picture and Television Engineers，動畫和電視工程師社團）已定義串行數字接口（SDI）系列標準。這些標準定義了用於通過75Ω同軸線傳送未經壓縮的數字視頻信號的物理接口和相關電路。
Lattice會用其評估板現場演示其PCI Express終端設備。評估板將一個軟PCI Express核（可為x1或x4配置）用片上3.125Gbps SERDES塊編程至LatticeECP2M低成本FPGA。LatticeECP2M提供獨有的基於FPGA、量產價格低於$10.00的PCI Express解決方案。
Lattice還將通過LatticeECP2M器件演示其SMPTE功能。SMPTE（Society of Motion Picture and Television Engineers，動畫和電視工程師社團）已定義串行數字接口（SDI）系列標準。這些標準定義了用於通過75Ω同軸線傳送未經壓縮的數字視頻信號的物理接口和相關電路。
利用低功耗FPGA輕鬆開發便攜式醫療成像應用
過去，醫療設備製造商主要集中於開發諸如X光、MRI和超聲波等大型醫療設備。而今天的醫療設備製造商正走向便攜醫療電子設備的開發。全球人口老化的不斷擴大，以及人們對自身健康狀況關注的增加，要求醫療設備實現易於攜帶和更低成本，以方便在醫院之外的其他地方使用。因此，醫療設備製造商幾年前就開始開發諸如便攜式超聲波診斷設備、血壓計以及其他使用複雜數字圖像處理技術和先進通信技術的個人健康監護等醫療電子產品。
隨著90nm和65nm半導體工藝節點的到來，使得低功耗小尺寸和高度集成的醫療設備得以出現。對醫療設備製造商而言，其主要挑戰是如何選擇正確的半導體器件來滿足便攜式醫療電子產品的功率、性能和價格需求。具備大量的內部RAM和高DSP處理能力的低成本Spartan-3A DSP器件則十分適於實現這些需求。賽靈思的Spartan-3A DSP FPGA器件通過使用高度並行架構提供了巨大的計算能力和硬件可配置能力，從而允許開發人員在構造這些便攜式醫療設備時能為不同醫療成像設備的升級和通信算法提供定製的架構設計。
在醫療設備上，成像是最普遍的處理之一。醫療成像應用通常需要很高的處理能力、動態範圍以及清晰度，並極少是為某個標準所驅動，通過專有算法開發差異性產品則能夠獲得更高清晰度的圖像質量和處理能力。過去，一般是使用MCU或DSP來處理醫療圖像。但由於MCU和DSP都是串行器件，開發人員需要使用ASIC或FPGA來進行硬件加速以獲得醫療成像應用所需的處理能力和清晰度。隨著FPGA並行處理能力的提高，FPGA現在能很容易地處理圖像算法裡大規模的並行處理需求。FPGA器件能進行高效硬件加速的關鍵在於其內部多個RAM模塊的數據存取能力，從而允許同時對多個圖像數據塊進行並行處理。高速PCIe、LVDS以及高速外部存儲器接口也促進了數據採集前端和用戶接口/顯示系統後端與FPGA之間的大規模數據的輸入輸出。
圖像處理算法的提升通常需要一個靈活的架構，FPGA因此非常適於醫療電子市場。FPGA已開始逐步取代其他技術，預期將成為醫療電子市場成長最快的半導體器件。只要改變位流就能使其具備可編程的、靈活的和可重用的能力，因此相對ASIC而言，FPGA具有很大的優勢，因為ASIC很難滿足醫療成像設備頻繁升級的需求。
在醫療成像領域，譬如在實現超聲波應用的波束生成的時候需要計算一系列的高度複雜算法，而這些算法實質是多通道的。具有高度並行架構的 FPGA可以提供巨大的計算處理能力，並具備硬件可配置性，因而允許設計人員為其算法的理想實現開發出定製的架構，即波束生成的計算架構。儘管通用DSP 處理器可以為消費多媒體應用提供一個很好的平台，而可實現並行機制並可創建可編程的高端計算平台的FPGA則更能在便攜式醫療成像應用中提供軟硬件協同設計的顯著優勢。這時，Spartan-3A DSP或Virtex-5 DSP都可以用來實現諸如輸入並行化(deserialization)、內插濾波器、波束生成延遲以及變跡(apodization)等多通道波束生成功能。由於大多數圖像算法需要使用浮點計算，利用CoreGen IP就可以使FPGA具備浮點計算能力。
图1：DSP48A Slice具有针对滤波器优化的集成预加器，为Spartan-3A DSP器件提供了非凡的存储器容量和DSP性能。
圖1：DSP48A Slice具有針對濾波器優化的集成預加器，為Spartan-3A DSP器件提供了非凡的存儲器容量和DSP性能。
通常而言，Spartan-3A DSP是賽靈思低成本、低功率產品中擁有最多存儲器和DSP處理能力的器件，相對於競爭FPGA產品，Spartan-3A DSP 3400A具有25%的功耗效率優勢，其最低成本的器件在250Mhz頻率下的DSP性能也高達4.06GMAC/mW，因此更適合便攜式醫療成像應用；而Virtex-DSP則適用於有嚴格DSP處理需求的高端3D醫療成像的波束生成器上。
作者：林鴻瑞
亞太區DSP高級產品行銷經理
賽靈思公司
隨著90nm和65nm半導體工藝節點的到來，使得低功耗小尺寸和高度集成的醫療設備得以出現。對醫療設備製造商而言，其主要挑戰是如何選擇正確的半導體器件來滿足便攜式醫療電子產品的功率、性能和價格需求。具備大量的內部RAM和高DSP處理能力的低成本Spartan-3A DSP器件則十分適於實現這些需求。賽靈思的Spartan-3A DSP FPGA器件通過使用高度並行架構提供了巨大的計算能力和硬件可配置能力，從而允許開發人員在構造這些便攜式醫療設備時能為不同醫療成像設備的升級和通信算法提供定製的架構設計。
在醫療設備上，成像是最普遍的處理之一。醫療成像應用通常需要很高的處理能力、動態範圍以及清晰度，並極少是為某個標準所驅動，通過專有算法開發差異性產品則能夠獲得更高清晰度的圖像質量和處理能力。過去，一般是使用MCU或DSP來處理醫療圖像。但由於MCU和DSP都是串行器件，開發人員需要使用ASIC或FPGA來進行硬件加速以獲得醫療成像應用所需的處理能力和清晰度。隨著FPGA並行處理能力的提高，FPGA現在能很容易地處理圖像算法裡大規模的並行處理需求。FPGA器件能進行高效硬件加速的關鍵在於其內部多個RAM模塊的數據存取能力，從而允許同時對多個圖像數據塊進行並行處理。高速PCIe、LVDS以及高速外部存儲器接口也促進了數據採集前端和用戶接口/顯示系統後端與FPGA之間的大規模數據的輸入輸出。
圖像處理算法的提升通常需要一個靈活的架構，FPGA因此非常適於醫療電子市場。FPGA已開始逐步取代其他技術，預期將成為醫療電子市場成長最快的半導體器件。只要改變位流就能使其具備可編程的、靈活的和可重用的能力，因此相對ASIC而言，FPGA具有很大的優勢，因為ASIC很難滿足醫療成像設備頻繁升級的需求。
在醫療成像領域，譬如在實現超聲波應用的波束生成的時候需要計算一系列的高度複雜算法，而這些算法實質是多通道的。具有高度並行架構的 FPGA可以提供巨大的計算處理能力，並具備硬件可配置性，因而允許設計人員為其算法的理想實現開發出定製的架構，即波束生成的計算架構。儘管通用DSP 處理器可以為消費多媒體應用提供一個很好的平台，而可實現並行機制並可創建可編程的高端計算平台的FPGA則更能在便攜式醫療成像應用中提供軟硬件協同設計的顯著優勢。這時，Spartan-3A DSP或Virtex-5 DSP都可以用來實現諸如輸入並行化(deserialization)、內插濾波器、波束生成延遲以及變跡(apodization)等多通道波束生成功能。由於大多數圖像算法需要使用浮點計算，利用CoreGen IP就可以使FPGA具備浮點計算能力。
图1：DSP48A Slice具有针对滤波器优化的集成预加器，为Spartan-3A DSP器件提供了非凡的存储器容量和DSP性能。
圖1：DSP48A Slice具有針對濾波器優化的集成預加器，為Spartan-3A DSP器件提供了非凡的存儲器容量和DSP性能。
通常而言，Spartan-3A DSP是賽靈思低成本、低功率產品中擁有最多存儲器和DSP處理能力的器件，相對於競爭FPGA產品，Spartan-3A DSP 3400A具有25%的功耗效率優勢，其最低成本的器件在250Mhz頻率下的DSP性能也高達4.06GMAC/mW，因此更適合便攜式醫療成像應用；而Virtex-DSP則適用於有嚴格DSP處理需求的高端3D醫療成像的波束生成器上。
作者：林鴻瑞
亞太區DSP高級產品行銷經理
賽靈思公司
「集成電路盜版終結者」問世，芯片非法拷貝有望得到抑制
通過要求各種芯片在使用以前經由一種閉鎖和密鑰機制被安全地激活，反盜版配置減少了非法拷貝集成電路的機會。通過把加密的模塊添加至各種芯片之中，專利持有者可能要求在新製造出來的芯片開始工作之前先被激活。
「在電子行業中，有計劃的解剖微電子芯片正成為一種越來越嚴重的問題，」密歇根大學的教授Igor Markov表示，「我們的配置並不是無法拷貝的，但是，它確保購買許可且合法地生產芯片要比偽造芯片的成本更低。」
這種技術的工作原理是，把一種加密模塊加入芯片之上以閉鎖該芯片，只有通過電子方式插入正確的密鑰，這顆芯片才能發揮作用。激活過程可以通過原始設備製造商的測試儀來執行，該測試儀需要被連接至互聯網。通過這種辦法，採用盜竊的藍圖非法製造的芯片就可以被識別出來，從而要求買家嘗試激活那些非法製造的芯片。
這種稱為集成電路盜版終結者(Epic)的配置模塊是跟Rice University的Farinaz Koushanfar教授合作設計完成的，本週將在德國慕尼黑舉行的(2008年3月10-14日)設計自動化以及測試研討會上，將由密歇根大學的博士候選人Jarrod Roy正式宣佈。
被加密芯片將不採用序列號製造，但是，將配備一次性可編程存儲器，從而使得芯片在採用由專利持有者註冊的64比特隨機識別碼進行激活時能被記錄下順序號。因為識別碼僅僅能被使用一次，據配置模塊的發明人說，如果不對芯片做逆向工程處理的話，識別碼將無法再次使用；而逆向工程的成本遠遠比購買合法芯片要昂貴。
「在電子行業中，有計劃的解剖微電子芯片正成為一種越來越嚴重的問題，」密歇根大學的教授Igor Markov表示，「我們的配置並不是無法拷貝的，但是，它確保購買許可且合法地生產芯片要比偽造芯片的成本更低。」
這種技術的工作原理是，把一種加密模塊加入芯片之上以閉鎖該芯片，只有通過電子方式插入正確的密鑰，這顆芯片才能發揮作用。激活過程可以通過原始設備製造商的測試儀來執行，該測試儀需要被連接至互聯網。通過這種辦法，採用盜竊的藍圖非法製造的芯片就可以被識別出來，從而要求買家嘗試激活那些非法製造的芯片。
這種稱為集成電路盜版終結者(Epic)的配置模塊是跟Rice University的Farinaz Koushanfar教授合作設計完成的，本週將在德國慕尼黑舉行的(2008年3月10-14日)設計自動化以及測試研討會上，將由密歇根大學的博士候選人Jarrod Roy正式宣佈。
被加密芯片將不採用序列號製造，但是，將配備一次性可編程存儲器，從而使得芯片在採用由專利持有者註冊的64比特隨機識別碼進行激活時能被記錄下順序號。因為識別碼僅僅能被使用一次，據配置模塊的發明人說，如果不對芯片做逆向工程處理的話，識別碼將無法再次使用；而逆向工程的成本遠遠比購買合法芯片要昂貴。
2008年3月7日 星期五
加快SoC開發和上市，採用低成本FPGA驗證平台助你一臂之力
隨著集成電路的門數和集成度不斷增加，SoC芯片的設計週期越來越長，從立項到客戶批量往往需要超過一年的時間。然而在競爭激烈的消費電子領域，上市時間往往決定了產品的成敗，一次流片不成功、軟件和解決方案跟不上進度都會延後產品批量的進度。因而選擇一款合適的FPGA驗證平台就顯得極為重要了。在日前進行的IIC China 2008展會暨研討會上，S2C（思爾芯）公司與IP提供商CAST公司共同參展，為廣大本土IC設計公司提供了低價的FPGA驗證平台。
目前國內的IC設計公司中有多少願意購買FPGA平台呢？對於這個問題，S2C公司首席技術官陳睦仁對電子工程專輯表示：「通常來說，本土的中型公司都傾向於自己做FPGA平台來進行驗證，不過小型公司和大型公司願意購買。原因很簡單，小型公司不具備這方面的人力和技術能力，而大公司一般吃過這方面的虧，不會在FPGA驗證方面耗費太多精力。」陳睦仁同時表示，「一般來說SoC設計公司推一款產品需要採用三套驗證平台，一套用於RTL驗證，一套用於Firmware，另一套用於寫應用層的軟件。而對於大公司，一般會購買多套，比如sunplus就購買了9套我們的平台用於推他們的一款產品，不僅設計部門需要，Sales在給外出給客戶展示的時候也用的上。這樣一旦流片成功後馬上就可以批量出貨，而不必再花時間來做方案和推客戶。」
S2C前一代FPGA驗證平台，採用Virtex-4，需要專門的下載器
新一代採用兩顆Virtex-5的驗證平台，直接USB下載，配備若干外圍接口，可將兩塊板重疊或外接模擬部分電路板
S2C最新一代的FPGA驗證平台也進行了展示，該平台採用兩顆賽靈思Virtex-5 LX110，支持4GB DDR2存儲器，支持採用USB接口直接下載，並可以將兩塊板疊起來形成4顆FPGA的驗證系統。陳睦仁表示：「理論上可以疊更多，但驗證速度會下降，所以建議疊兩塊板即可。單顆Virtex-5 CX330已經達到660萬門，四顆Virtex-5就可以完全滿足一般的消費電子SoC需求。」同時該驗證平台支持外接模擬電路，這樣就為混合信號 SoC設計提供了保障。
「目前，已經有多家國內客戶購買了我們的產品，比如晶寶利、大唐微電子、永新同方等等，我們的這個驗證平台價格僅在3.3萬美金左右，而加快產品上市時間帶來的利益絕不止這些。一些大學研究生實驗室也需要低端一些的平台，比如採用Virtex-4的驗證平台，用來進行教學和學生實習，目前我們也在與部分大學和研究所合作。」陳睦仁表示。
除了推廣其FPGA驗證平台，S2C公司同時還提供SoC原型服務，其模式是：提供創意——SoC原型加SoC設計服務——協助成功流片，同時S2C還與IP供應商CAST公司合作，協助推廣其IP。
S2C公司CTO陳睦仁
目前國內的IC設計公司中有多少願意購買FPGA平台呢？對於這個問題，S2C公司首席技術官陳睦仁對電子工程專輯表示：「通常來說，本土的中型公司都傾向於自己做FPGA平台來進行驗證，不過小型公司和大型公司願意購買。原因很簡單，小型公司不具備這方面的人力和技術能力，而大公司一般吃過這方面的虧，不會在FPGA驗證方面耗費太多精力。」陳睦仁同時表示，「一般來說SoC設計公司推一款產品需要採用三套驗證平台，一套用於RTL驗證，一套用於Firmware，另一套用於寫應用層的軟件。而對於大公司，一般會購買多套，比如sunplus就購買了9套我們的平台用於推他們的一款產品，不僅設計部門需要，Sales在給外出給客戶展示的時候也用的上。這樣一旦流片成功後馬上就可以批量出貨，而不必再花時間來做方案和推客戶。」
S2C前一代FPGA驗證平台，採用Virtex-4，需要專門的下載器
新一代採用兩顆Virtex-5的驗證平台，直接USB下載，配備若干外圍接口，可將兩塊板重疊或外接模擬部分電路板
S2C最新一代的FPGA驗證平台也進行了展示，該平台採用兩顆賽靈思Virtex-5 LX110，支持4GB DDR2存儲器，支持採用USB接口直接下載，並可以將兩塊板疊起來形成4顆FPGA的驗證系統。陳睦仁表示：「理論上可以疊更多，但驗證速度會下降，所以建議疊兩塊板即可。單顆Virtex-5 CX330已經達到660萬門，四顆Virtex-5就可以完全滿足一般的消費電子SoC需求。」同時該驗證平台支持外接模擬電路，這樣就為混合信號 SoC設計提供了保障。
「目前，已經有多家國內客戶購買了我們的產品，比如晶寶利、大唐微電子、永新同方等等，我們的這個驗證平台價格僅在3.3萬美金左右，而加快產品上市時間帶來的利益絕不止這些。一些大學研究生實驗室也需要低端一些的平台，比如採用Virtex-4的驗證平台，用來進行教學和學生實習，目前我們也在與部分大學和研究所合作。」陳睦仁表示。
除了推廣其FPGA驗證平台，S2C公司同時還提供SoC原型服務，其模式是：提供創意——SoC原型加SoC設計服務——協助成功流片，同時S2C還與IP供應商CAST公司合作，協助推廣其IP。
S2C公司CTO陳睦仁
Silicon Labs發表業界最低電壓MCU
芯科(Silicon Labs)發表業界首款操作電壓最低(0.9V)的微控制器，使可攜式產品首次能從一顆電池取得所需電源。C8051F9xx產品線創新的8位元架構包含1個高效率直流升壓轉換器，最多提供65mW電力給內部微控制器和其它元件，是一套單電池系統解決方案。C8051F9xx系列適合可以電池供電的產品，例如無線感測器網路、煙霧警示器、可攜式醫療裝置、遙控器、電腦週邊和可攜式音訊裝置，提供小型及省電的性能，並可透過單電池和雙電池模式降低系統總成本。
在許多操作範圍從0.9V到3.6V的低耗電應用裡，微控制器多數時間都在休眠模式，並會定時喚醒擷取資料。C8051F9xx利用創新的設計技術將典型休眠模式電流減少到50nA以下。這款微控制器可於2微秒內從低耗電休眠模式回到CPU處理速度高達25MIPS的正常操作模式，並立即開始測量類比數位轉換器的輸出，這能將微控制器執行測量和演算法的時間減到最少。為了節省正常操作模式下的電池耗電，C8051F9xx的省電架構能將操作模式電流減少到170μA/MHz。
C8051F9xx產品線不僅擁有高效能和低耗電，還在很小的封裝中提供了前所未見的豐富功能。C8051F9xx系列是最先將64kB快閃記憶體和4kB RAM記憶體整合至4mm x 4mm封裝的微控制器，提供更多記憶體給資料記錄等常見應用。這個最新的低電壓、低耗電微控制器產品線還包含1個10位元、300ksps類比數位轉換器(ADC) 和能夠快速喚醒的電壓參考；1個SmaRTClock計時模組；以及多種不同的內部振盪器選項，提供一套真正的系統單晶片解決方案。Silicon Labs利用標準低耗電CMOS技術和創新的設計技術實現這種前所未見的功能整合度，協助客戶減少外部零件數目和節省用料成本。
Silicon Labs提供自有工具來協助設計和加速上市時程。例如Silicon Labs的低成本專業開發套件就提供整合開發環境(IDE)、目標板、線材和電源供應等所有組件，使工程師立刻就能展開系統設計。這組套件還包括 Silicon Labs電源評估工具，這套採用圖形操作界面(GUI)的工具提供典型電池放電特性的所有細節和使用者可編輯的試算表，讓設計人員將客戶的低電壓/低耗電微控制器應用最佳化。設計人員還能使用低成本ToolStick子卡和基座轉接器，在沒有風險的情形下評估產品。
C8051F9xx系列已開始供應，並有24接腳4 x 4毫米QFN封裝、32接腳5 x 5毫米QFN封裝和32接腳7 x 7毫米LQFP封裝可供選擇。
在許多操作範圍從0.9V到3.6V的低耗電應用裡，微控制器多數時間都在休眠模式，並會定時喚醒擷取資料。C8051F9xx利用創新的設計技術將典型休眠模式電流減少到50nA以下。這款微控制器可於2微秒內從低耗電休眠模式回到CPU處理速度高達25MIPS的正常操作模式，並立即開始測量類比數位轉換器的輸出，這能將微控制器執行測量和演算法的時間減到最少。為了節省正常操作模式下的電池耗電，C8051F9xx的省電架構能將操作模式電流減少到170μA/MHz。
C8051F9xx產品線不僅擁有高效能和低耗電，還在很小的封裝中提供了前所未見的豐富功能。C8051F9xx系列是最先將64kB快閃記憶體和4kB RAM記憶體整合至4mm x 4mm封裝的微控制器，提供更多記憶體給資料記錄等常見應用。這個最新的低電壓、低耗電微控制器產品線還包含1個10位元、300ksps類比數位轉換器(ADC) 和能夠快速喚醒的電壓參考；1個SmaRTClock計時模組；以及多種不同的內部振盪器選項，提供一套真正的系統單晶片解決方案。Silicon Labs利用標準低耗電CMOS技術和創新的設計技術實現這種前所未見的功能整合度，協助客戶減少外部零件數目和節省用料成本。
Silicon Labs提供自有工具來協助設計和加速上市時程。例如Silicon Labs的低成本專業開發套件就提供整合開發環境(IDE)、目標板、線材和電源供應等所有組件，使工程師立刻就能展開系統設計。這組套件還包括 Silicon Labs電源評估工具，這套採用圖形操作界面(GUI)的工具提供典型電池放電特性的所有細節和使用者可編輯的試算表，讓設計人員將客戶的低電壓/低耗電微控制器應用最佳化。設計人員還能使用低成本ToolStick子卡和基座轉接器，在沒有風險的情形下評估產品。
C8051F9xx系列已開始供應，並有24接腳4 x 4毫米QFN封裝、32接腳5 x 5毫米QFN封裝和32接腳7 x 7毫米LQFP封裝可供選擇。
Lattice推出改進型操作系統uClinux，適用於LatticeMico32和LatticeMico8
Tektronix
相關文章
• 微軟在工控行業唯一嵌入式軟件分銷商研華在IIC上展出嵌入式方案 (2008-03-06)
• 福華先進FS88x6加密芯片解決嵌入式應用安全難題 (2008-03-04)
• 視頻技術是未來幾年嵌入式系統發展的排頭兵 (2008-03-03)
• 創新嵌入式技術助力便攜式消費電子邁向更高台階 (2008-03-03)
• THE MATHWORKS發佈最新嵌入式編譯產品，整合SIMULINK和GREEN HILLS MULTI (2008-02-25)
更多相關文章
精品文章
•
浮躁的情緒正在損毀中國電子業
•
Linux將在桌上型電腦中取得成功的理由
•
如果不成為一名工程師，我會從事什麼職業？
•
北美電子工程師薪酬大揭秘：雖不及明星，倒也悠然自得
•
ARM開發工程師入門寶典
更多精品文章
Lattice Semiconductor近日公開用於其LatticeMico32嵌入式軟核處理器的uClinux Operating System (OS) ，進一步推動了開源嵌入式系統設計。通過支持OS，開發人員可以迅速設計實現基於Lattice的開源嵌入解決方案的控制系統。
此外，Lattice同時推出了LatticeMico32微處理器核和ispLEVER version 7.0 SP2，具有從屬仲裁、外圍支持改善、集成度提高等新優點，可在Linux下支持LatticeMico32系統設計工具流程。Lattice還推出了新版採用小型封裝的LatticeMico8微處理器，增加可尋址代碼空間和可設置地址範圍並改進了堆棧操作，可支持高級編譯器。
澳大利亞的Theobroma Systems已與Lattice簽訂合同，協助其將uClinux OS移植到Lattice Mico32微處理器。Theobroma Systems在開源嵌入式系統開發解決方案具有豐富的經驗。他們的合作內容從製造定製板支持包或開發工具到基於嵌入式Linux的主要項目。
移植到LatticeMico32的uClinux OS可提供與linux相似的文件系統和組網能力，但是沒有MMU。基於Linux2.6完成至LatticeMico32架構的移植（參考 uClinux開發人員的「lm32-nommu」） 。為了提供完整的解決方案，移植包括當前版本的uClinux 「userland」 applications、U-Boot、uClib和基於uClinux的用戶命令。Lattice已公開演示LatticeECP2?評估板所需的所有文件。Lattice在其uClinux技術論壇以及其常規應用技術支持提供uClinux開發支持。
有關uClinux port的文件可從http://www.latticesemi.com/products/intellectualproperty下載。若要快速評估uClinux的性能，Lattice提供有用於 LatticeECP2的LatticeMico32/DSP 開發板，該開發板可從Lattice網店購買，價格為$695。Lattice 已公荊LatticeMico32 和LatticeMico8 IP，如有需要可自行從Lattice網站免費下載
相關文章
• 微軟在工控行業唯一嵌入式軟件分銷商研華在IIC上展出嵌入式方案 (2008-03-06)
• 福華先進FS88x6加密芯片解決嵌入式應用安全難題 (2008-03-04)
• 視頻技術是未來幾年嵌入式系統發展的排頭兵 (2008-03-03)
• 創新嵌入式技術助力便攜式消費電子邁向更高台階 (2008-03-03)
• THE MATHWORKS發佈最新嵌入式編譯產品，整合SIMULINK和GREEN HILLS MULTI (2008-02-25)
更多相關文章
精品文章
•
浮躁的情緒正在損毀中國電子業
•
Linux將在桌上型電腦中取得成功的理由
•
如果不成為一名工程師，我會從事什麼職業？
•
北美電子工程師薪酬大揭秘：雖不及明星，倒也悠然自得
•
ARM開發工程師入門寶典
更多精品文章
Lattice Semiconductor近日公開用於其LatticeMico32嵌入式軟核處理器的uClinux Operating System (OS) ，進一步推動了開源嵌入式系統設計。通過支持OS，開發人員可以迅速設計實現基於Lattice的開源嵌入解決方案的控制系統。
此外，Lattice同時推出了LatticeMico32微處理器核和ispLEVER version 7.0 SP2，具有從屬仲裁、外圍支持改善、集成度提高等新優點，可在Linux下支持LatticeMico32系統設計工具流程。Lattice還推出了新版採用小型封裝的LatticeMico8微處理器，增加可尋址代碼空間和可設置地址範圍並改進了堆棧操作，可支持高級編譯器。
澳大利亞的Theobroma Systems已與Lattice簽訂合同，協助其將uClinux OS移植到Lattice Mico32微處理器。Theobroma Systems在開源嵌入式系統開發解決方案具有豐富的經驗。他們的合作內容從製造定製板支持包或開發工具到基於嵌入式Linux的主要項目。
移植到LatticeMico32的uClinux OS可提供與linux相似的文件系統和組網能力，但是沒有MMU。基於Linux2.6完成至LatticeMico32架構的移植（參考 uClinux開發人員的「lm32-nommu」） 。為了提供完整的解決方案，移植包括當前版本的uClinux 「userland」 applications、U-Boot、uClib和基於uClinux的用戶命令。Lattice已公開演示LatticeECP2?評估板所需的所有文件。Lattice在其uClinux技術論壇以及其常規應用技術支持提供uClinux開發支持。
有關uClinux port的文件可從http://www.latticesemi.com/products/intellectualproperty下載。若要快速評估uClinux的性能，Lattice提供有用於 LatticeECP2的LatticeMico32/DSP 開發板，該開發板可從Lattice網店購買，價格為$695。Lattice 已公荊LatticeMico32 和LatticeMico8 IP，如有需要可自行從Lattice網站免費下載
2008年3月1日 星期六
S2C equips Virtex logic module with USB-enabled runtime control
S2C Inc. has released its third-generation rapid SoC prototyping tool, the Dual Virtex-5 TAI Logic Module equipped with two Xilinx LX series Virtex-5 FPGAs, which supplies up to 6.6 million ASIC gates of capacity.
The new module features the ability to run TAI logic module's key functions from PC via an on-board USB interface. Users can also generate clocks, download to FPGA and self-test hardware through the TAI Player runtime software shipped with TAI logic module.
Additional new features include on-board DDR2 DIMM sockets supporting up to 4Gbytes of memory, three on-board programmable clock generators running from 0.5 to 200MHz, and equal length I/O for optimal performance with user target systems. The new Virtex-5 series TAI logic module also maintains an identical architecture with the previous Virtex-4 generation of TAI logic module, allowing existing customers to re-use their daughter boards. S2C also provides numerous off-the-shelf accessory modules to accelerate customers' construction of FPGA prototypes for their applications.
"We chose S2C's Virtex-5 series TAI logic module for design verification and early software development based on our success in using their earlier Virtex-4 series product line," says Ming-Qiang Cheng, engineering manager at Spreadtrum Communications "Compared to building FPGA prototypes in-house, adopting an established off-the-shelf FPGA platform let our engineers concentrate on what they do best - chip design research and development."
"Aside from a stable prototyping environment, our customers have indicated ease-of-use as a crucial element in their selection of FPGA tools, so we've worked hard to improve the level of integration between our hardware and software offerings," noted Mon-Ren Chene, chief technology officer of S2C. "Our TAI Player software has been upgraded and fully supports the Virtex-5 TAI logic module to give designers greater control over the design flow process, from synthesis partitioning and RTL-level probe setup to FPGA place-and-route."
The Virtex-5 series of prototyping modules can be stacked for additional capacity and is fully backward compatible with the earlier generation Virtex-4 TAI logic module.
S2C is one of the exhibitors in the upcoming IIC-China 2008.
The new module features the ability to run TAI logic module's key functions from PC via an on-board USB interface. Users can also generate clocks, download to FPGA and self-test hardware through the TAI Player runtime software shipped with TAI logic module.
Additional new features include on-board DDR2 DIMM sockets supporting up to 4Gbytes of memory, three on-board programmable clock generators running from 0.5 to 200MHz, and equal length I/O for optimal performance with user target systems. The new Virtex-5 series TAI logic module also maintains an identical architecture with the previous Virtex-4 generation of TAI logic module, allowing existing customers to re-use their daughter boards. S2C also provides numerous off-the-shelf accessory modules to accelerate customers' construction of FPGA prototypes for their applications.
"We chose S2C's Virtex-5 series TAI logic module for design verification and early software development based on our success in using their earlier Virtex-4 series product line," says Ming-Qiang Cheng, engineering manager at Spreadtrum Communications "Compared to building FPGA prototypes in-house, adopting an established off-the-shelf FPGA platform let our engineers concentrate on what they do best - chip design research and development."
"Aside from a stable prototyping environment, our customers have indicated ease-of-use as a crucial element in their selection of FPGA tools, so we've worked hard to improve the level of integration between our hardware and software offerings," noted Mon-Ren Chene, chief technology officer of S2C. "Our TAI Player software has been upgraded and fully supports the Virtex-5 TAI logic module to give designers greater control over the design flow process, from synthesis partitioning and RTL-level probe setup to FPGA place-and-route."
The Virtex-5 series of prototyping modules can be stacked for additional capacity and is fully backward compatible with the earlier generation Virtex-4 TAI logic module.
S2C is one of the exhibitors in the upcoming IIC-China 2008.
Xilinx EDK delivers no-fee peripheral IP cores
Xilinx Inc. has expanded its catalog of no-fee intellectual property (IP) cores for designing embedded processing systems with Xilinx platform FPGAs. The 10/100 Ethernet MAC Lite, single precision floating-point unit, industry standard UART 16450/16550 controller and I²C interface IP cores can now be licensed at no charge.
Made available through the Xilinx Embedded Development Kit (EDK), the four IP cores have been ported to the enhanced on-chip CoreConnect bus structure, the Processor Local Bus version 4.6 (PLB46) that Xilinx introduced last November, to be implemented in designs using the MicroBlaze soft processor and the PowerPC processor embedded in the Virtex family of FPGAs.
"The EDK now includes over 40 popular cores for licensing at no charge that can be used for a wide range of applications for PowerPC and MicroBlaze processor systems," said Tim Erjavec, director of embedded and DSP marketing at Xilinx. "Using the EDK suite of no-fee IP cores, designers can select and build an unlimited number of configurations to meet their needs and not incur the additional costs associated with traditional IP license agreements."
In addition to the no-fee IP cores, numerous other value-core options are available separately from Xilinx and partners including a Tri-Mode Ethernet MAC, USB2, CAN and the FlexRay controller.
Peripherals for Xilinx embedded processing now available at no charge include:
IP Core Part Number
IIC Interface DO-DI-IIC-SD
UART 16450/16550 DO-DI-UART-SD
10/100 Ethernet MAC Lite DO-DI-10-100-EMACLITE
Floating-point unit (Single precision) DO-DI-FPU-SP
The IIC interface IP core provides an industry standard two-wire, peer-to-peer serial bus interface for device communication. This core provides master, slave and multimaster operations, supporting 400KHz fast mode and 100KHz standard mode. The UART 16450/16550 IP core works in both 16450 and 16550 modes and performs the parallel to serial conversion on characters received from a CPU and serial to parallel conversion on characters received from a microprocessor peripheral.
Optimized to provide the basic Ethernet functions with the least resources used, the 10/100 Ethernet MAC Lite supports IEEE 802.3 Media Independent Interface (MII) to industry standard PHY devices and communicates to a processor via a Processor Local Bus (PLB46) interface. This core provides interfaces for both 10Mbit/s and 100Mbit/s.
The MicroBlaze soft processor has an optional configuration for implementing floating-point support via the automated Platform Studio tool suite. By comparison, the Xilinx auxiliary processor unit (APU) floating-point unit IP core is designed specifically for the PowerPC 405 hard processor core implemented in the Virtex-4 FX family of FPGAs. This core provides support for IEEE 754 floating-point arithmetic operations in single precision. Software applications can use native PowerPC processor floating-point instructions to achieve sustained performance of up to 100MFLOPS.
The no-fee IP cores are available now, delivered with the Xilinx EDK and licensed via the online IP registration center. EDK version 9.2 is available for $495 and includes the MicroBlaze v7 processor core with new optional memory management unit (MMU), Xilinx Platform Studio (XPS) 9.2 tool suite, software drivers, documentation and reference design examples.
XPS 9.2 supports MicroBlaze and PowerPC processing design for Virtex-5, Virtex-4, Virtex-II Pro and Spartan-3 FGPAs. XPS 9.2 supports a broad range of computing platforms, including Windows XP (32bit SP1 and 2), Linux Red Hat Enterprise (32bit 5.0 and 4.0, 64bit 5.0) as well as Solaris 9 (2.9/5.9).
Made available through the Xilinx Embedded Development Kit (EDK), the four IP cores have been ported to the enhanced on-chip CoreConnect bus structure, the Processor Local Bus version 4.6 (PLB46) that Xilinx introduced last November, to be implemented in designs using the MicroBlaze soft processor and the PowerPC processor embedded in the Virtex family of FPGAs.
"The EDK now includes over 40 popular cores for licensing at no charge that can be used for a wide range of applications for PowerPC and MicroBlaze processor systems," said Tim Erjavec, director of embedded and DSP marketing at Xilinx. "Using the EDK suite of no-fee IP cores, designers can select and build an unlimited number of configurations to meet their needs and not incur the additional costs associated with traditional IP license agreements."
In addition to the no-fee IP cores, numerous other value-core options are available separately from Xilinx and partners including a Tri-Mode Ethernet MAC, USB2, CAN and the FlexRay controller.
Peripherals for Xilinx embedded processing now available at no charge include:
IP Core Part Number
IIC Interface DO-DI-IIC-SD
UART 16450/16550 DO-DI-UART-SD
10/100 Ethernet MAC Lite DO-DI-10-100-EMACLITE
Floating-point unit (Single precision) DO-DI-FPU-SP
The IIC interface IP core provides an industry standard two-wire, peer-to-peer serial bus interface for device communication. This core provides master, slave and multimaster operations, supporting 400KHz fast mode and 100KHz standard mode. The UART 16450/16550 IP core works in both 16450 and 16550 modes and performs the parallel to serial conversion on characters received from a CPU and serial to parallel conversion on characters received from a microprocessor peripheral.
Optimized to provide the basic Ethernet functions with the least resources used, the 10/100 Ethernet MAC Lite supports IEEE 802.3 Media Independent Interface (MII) to industry standard PHY devices and communicates to a processor via a Processor Local Bus (PLB46) interface. This core provides interfaces for both 10Mbit/s and 100Mbit/s.
The MicroBlaze soft processor has an optional configuration for implementing floating-point support via the automated Platform Studio tool suite. By comparison, the Xilinx auxiliary processor unit (APU) floating-point unit IP core is designed specifically for the PowerPC 405 hard processor core implemented in the Virtex-4 FX family of FPGAs. This core provides support for IEEE 754 floating-point arithmetic operations in single precision. Software applications can use native PowerPC processor floating-point instructions to achieve sustained performance of up to 100MFLOPS.
The no-fee IP cores are available now, delivered with the Xilinx EDK and licensed via the online IP registration center. EDK version 9.2 is available for $495 and includes the MicroBlaze v7 processor core with new optional memory management unit (MMU), Xilinx Platform Studio (XPS) 9.2 tool suite, software drivers, documentation and reference design examples.
XPS 9.2 supports MicroBlaze and PowerPC processing design for Virtex-5, Virtex-4, Virtex-II Pro and Spartan-3 FGPAs. XPS 9.2 supports a broad range of computing platforms, including Windows XP (32bit SP1 and 2), Linux Red Hat Enterprise (32bit 5.0 and 4.0, 64bit 5.0) as well as Solaris 9 (2.9/5.9).
2008年2月29日 星期五
積極迎接消費電子盛宴，Actel不斷追求更低功耗和更低成本
作者：邵樂峰
近年內，Actel不斷推出瞄準便攜式應用的高靈活性、低功耗的FPGA產品。這方面的產品包括，靜態功耗為5mW的超低功耗FPGA——IGLOO系列產品、採用Flash技術的低功耗FPGA、適用便攜式應用處理器的FPGA以及低功耗系統管理IP和優化功率的設計創建與分析工具等。近日，Actel 亞太區總經理賴炫川在接受《電子工程專輯》記者專訪時表示，Actel的使命就是通過創新可編程邏輯解決方案，從芯片級到系統級解決功耗問題。並期望一提到功耗問題時，設計人員就會立即想到Actel。
業界趨勢繼續推動對低功耗的需求，基於Flash的FPGA將走紅
由於便攜式產品的生命週期短及市場競爭激烈，FPGA設計人員必須不斷增加新的功能和複雜性，但卻不能耗用更多的電池能量。因此他們不僅要求開發工具全面，而且要求易於使用，也要求專為降低功耗而優化。而另一個非常值得關注的趨勢是動態功耗的重要性日益增加。賴炫川解釋說，一直以來業界關注更多的是產品的靜態功耗問題，但在時鐘經常切換且為FPGA提供輸入的應用中，如便攜式視頻和醫療設備的高速數據管線，動態功耗就顯得至關重要，而且目前在功率預算中所佔的比例越來越大。舉例來說，相對於1.5V，FPGA工作電壓在1.2V時可降低約36%的動態功耗，同時採用功耗驅動佈局還可降低約 13%。
他認為，現在FPGA廠商面臨的挑戰將是如何把FPGA做的更像ASIC。這就意味著需要不斷降低系統和單個器件的成本以及功耗，並提高設計的安全性和可靠性，單芯片解決方案以及滿足設備的功耗要求等。傳統的基於SRAM的FPGA解決方案無法滿足這些要求，而非易失性的基於Flash的 FPGA產品則先天性的具有這方面的優勢。因此，非易失性、單芯片FPGA技術是對有限板基空間、功耗、上市時間、安全性和低成本有特定要求的系統設計工程師的上佳選擇。
重新定義低功耗的新標準
為了進一步擴展Actel低功耗可編程解決方案組合，Actel面向高性能及對功耗敏感的系統設計人員推出了全新的ProASIC3L系列 FPGA。它以ProASIC3架構為基礎，門電路數從25萬到300萬個，且備有商用和工業用兩種溫度等級，帶有嵌入式SRAM存儲器、大量I/O、鎖相環 (PLL) 以及非易失性存儲器。與5μW IGLOO FPGA系列一樣，ProASIC3L器件也支持1.2V核心電壓和Flash*Freeze技術，使設計人員無需關斷時鐘或電源，即可迅速將器件從動態工作模式切換到靜態模式。在利用同級100萬門 FPGA的典型高速設計中，ProASIC3L器件的動態功耗為100mA，靜態功耗為1mW。同時，ProASIC3L系列還支持FPGA優化32位 ARM Cortex-M1處理器的免費實現。
除了努力降低功耗，Actel在芯片封裝、開發接口IP方面也是做足了工夫。例如其5μW IGLOO FGPA 系列的封裝尺寸就只有4mm×4mm，但卻帶來了4倍更高的密度、3倍更多的I/O，以及減小尺寸達36%的效果；在便攜式存儲中，FPGA可作為從處理器總線到存儲接口的橋接ATA6和CE-ATA，SD1.1/2.0和MMC，CompactFlash3.0 CardBus2.1/PCMCIA。這些產品的應用目標市場主要是針對智能電話、GPS、PDA，手持式和流動存儲以及袋裝計算器和銷售終端等。
關於Actel的產品為什麼一直還在採用0.13mm工藝技術，賴炫川解釋說，在製程工藝技術和功耗的坐標軸中，動態功耗和靜態功耗相交的最低點，對應的工藝製程技術是0.13mm，也就是說，採用0.13mm工藝技術，漏電流是最低的，這就是我們為什麼一直以來還在採用0.13mm工藝技術的原因。
未來市場策略
過去人們很少在消費電子領域考慮使用FPGA，但由於ASIC的發展越來越受到限制，隨著芯片尺寸和功耗的降低，FPGA將變得越來越有吸引力。賴炫川認為，在中國大部分使用 FPGA的客戶都是製造消費類電子產品的，而下一個應用熱點將會是在汽車電子，因為可編程邏輯在那裡也是一個非常適合的候選技術。比如包括進入混合動力、電動汽車或燃料電池汽車的控制系統；以及包括防撞系統、盲點檢測和告警系統，以及倒車攝像頭在內的汽車安全應用系統等等。
談到市場競爭，他表示，隨著市場越來越細分，Actel要做的是預測和洞察未來的市場在哪裡，必須專注於自身的差異化發展，選擇那些大廠商尚未完全鎖定的、更具爆炸性增長的領域，而不是和更強大的領導者盲目競爭。例如，低成本的FPGA目前只佔市場的10%，但是未來三年將超過30%，這就是機會。
消費電子引領FPGA未來，眾廠商各顯神通
其實看準這一機遇的不單是Actel。賽靈思公司CTO Ivo Bolsens博士在接受本刊記者採訪時就曾表示，FPGA未來將向專用化和複雜SoC發展，傳統的軟件可編程和硬件可編程正走向融合。就未來幾年而言， FPGA的增長主要來自於三重播放的機會和消費電子應用。更長遠地看，兼具高度並行處理和低功耗特點的FPGA，未來將獲得來自消費電子領域的大量機會。
針對市場的這一特點，賽靈思也推出了自己的非易失性產品Spartan-3AN，它強調成本和靈活性，可用於平板電視、機頂盒、 IPTV、網關、醫療等市場。另外，已量產的XtremeDSP信號處理解決方案產品系列新增功耗優化的Spartan-3A DSP器件，為低成本且低功耗FPGA領域的應用如軍事通信戰術無線電系統、無線接入點和便攜式醫療設備等，提供了高性能的數字信號處理能力。
另一FPGA巨頭Altera公司也不甘示弱，最新推出了其零功耗MAX IIZ CPLD產品，該器件是專門針對解決便攜式應用市場的功耗、封裝和價格限制而設計開發的。借助Stratix III和Cyclone III FPGA、HardCopy結構化ASIC以及MAX IIZ CPLD，Altera為業界提供了全套的低功耗解決方案。
FPGA廠商Lattice公司也宣佈，將在IIC-2008上推出採用了90nm製程的第三代非易失性(NV)FPGA系列 LatticeXP2，強調通過最新的True NV FPGA技術，可提供彈性化邏輯、最小佔位空間、高度安全性，以及低於1ms的瞬時激活等優勢，可廣泛地應用於無線基地台與醫療應用中。
近年內，Actel不斷推出瞄準便攜式應用的高靈活性、低功耗的FPGA產品。這方面的產品包括，靜態功耗為5mW的超低功耗FPGA——IGLOO系列產品、採用Flash技術的低功耗FPGA、適用便攜式應用處理器的FPGA以及低功耗系統管理IP和優化功率的設計創建與分析工具等。近日，Actel 亞太區總經理賴炫川在接受《電子工程專輯》記者專訪時表示，Actel的使命就是通過創新可編程邏輯解決方案，從芯片級到系統級解決功耗問題。並期望一提到功耗問題時，設計人員就會立即想到Actel。
業界趨勢繼續推動對低功耗的需求，基於Flash的FPGA將走紅
由於便攜式產品的生命週期短及市場競爭激烈，FPGA設計人員必須不斷增加新的功能和複雜性，但卻不能耗用更多的電池能量。因此他們不僅要求開發工具全面，而且要求易於使用，也要求專為降低功耗而優化。而另一個非常值得關注的趨勢是動態功耗的重要性日益增加。賴炫川解釋說，一直以來業界關注更多的是產品的靜態功耗問題，但在時鐘經常切換且為FPGA提供輸入的應用中，如便攜式視頻和醫療設備的高速數據管線，動態功耗就顯得至關重要，而且目前在功率預算中所佔的比例越來越大。舉例來說，相對於1.5V，FPGA工作電壓在1.2V時可降低約36%的動態功耗，同時採用功耗驅動佈局還可降低約 13%。
他認為，現在FPGA廠商面臨的挑戰將是如何把FPGA做的更像ASIC。這就意味著需要不斷降低系統和單個器件的成本以及功耗，並提高設計的安全性和可靠性，單芯片解決方案以及滿足設備的功耗要求等。傳統的基於SRAM的FPGA解決方案無法滿足這些要求，而非易失性的基於Flash的 FPGA產品則先天性的具有這方面的優勢。因此，非易失性、單芯片FPGA技術是對有限板基空間、功耗、上市時間、安全性和低成本有特定要求的系統設計工程師的上佳選擇。
重新定義低功耗的新標準
為了進一步擴展Actel低功耗可編程解決方案組合，Actel面向高性能及對功耗敏感的系統設計人員推出了全新的ProASIC3L系列 FPGA。它以ProASIC3架構為基礎，門電路數從25萬到300萬個，且備有商用和工業用兩種溫度等級，帶有嵌入式SRAM存儲器、大量I/O、鎖相環 (PLL) 以及非易失性存儲器。與5μW IGLOO FPGA系列一樣，ProASIC3L器件也支持1.2V核心電壓和Flash*Freeze技術，使設計人員無需關斷時鐘或電源，即可迅速將器件從動態工作模式切換到靜態模式。在利用同級100萬門 FPGA的典型高速設計中，ProASIC3L器件的動態功耗為100mA，靜態功耗為1mW。同時，ProASIC3L系列還支持FPGA優化32位 ARM Cortex-M1處理器的免費實現。
除了努力降低功耗，Actel在芯片封裝、開發接口IP方面也是做足了工夫。例如其5μW IGLOO FGPA 系列的封裝尺寸就只有4mm×4mm，但卻帶來了4倍更高的密度、3倍更多的I/O，以及減小尺寸達36%的效果；在便攜式存儲中，FPGA可作為從處理器總線到存儲接口的橋接ATA6和CE-ATA，SD1.1/2.0和MMC，CompactFlash3.0 CardBus2.1/PCMCIA。這些產品的應用目標市場主要是針對智能電話、GPS、PDA，手持式和流動存儲以及袋裝計算器和銷售終端等。
關於Actel的產品為什麼一直還在採用0.13mm工藝技術，賴炫川解釋說，在製程工藝技術和功耗的坐標軸中，動態功耗和靜態功耗相交的最低點，對應的工藝製程技術是0.13mm，也就是說，採用0.13mm工藝技術，漏電流是最低的，這就是我們為什麼一直以來還在採用0.13mm工藝技術的原因。
未來市場策略
過去人們很少在消費電子領域考慮使用FPGA，但由於ASIC的發展越來越受到限制，隨著芯片尺寸和功耗的降低，FPGA將變得越來越有吸引力。賴炫川認為，在中國大部分使用 FPGA的客戶都是製造消費類電子產品的，而下一個應用熱點將會是在汽車電子，因為可編程邏輯在那裡也是一個非常適合的候選技術。比如包括進入混合動力、電動汽車或燃料電池汽車的控制系統；以及包括防撞系統、盲點檢測和告警系統，以及倒車攝像頭在內的汽車安全應用系統等等。
談到市場競爭，他表示，隨著市場越來越細分，Actel要做的是預測和洞察未來的市場在哪裡，必須專注於自身的差異化發展，選擇那些大廠商尚未完全鎖定的、更具爆炸性增長的領域，而不是和更強大的領導者盲目競爭。例如，低成本的FPGA目前只佔市場的10%，但是未來三年將超過30%，這就是機會。
消費電子引領FPGA未來，眾廠商各顯神通
其實看準這一機遇的不單是Actel。賽靈思公司CTO Ivo Bolsens博士在接受本刊記者採訪時就曾表示，FPGA未來將向專用化和複雜SoC發展，傳統的軟件可編程和硬件可編程正走向融合。就未來幾年而言， FPGA的增長主要來自於三重播放的機會和消費電子應用。更長遠地看，兼具高度並行處理和低功耗特點的FPGA，未來將獲得來自消費電子領域的大量機會。
針對市場的這一特點，賽靈思也推出了自己的非易失性產品Spartan-3AN，它強調成本和靈活性，可用於平板電視、機頂盒、 IPTV、網關、醫療等市場。另外，已量產的XtremeDSP信號處理解決方案產品系列新增功耗優化的Spartan-3A DSP器件，為低成本且低功耗FPGA領域的應用如軍事通信戰術無線電系統、無線接入點和便攜式醫療設備等，提供了高性能的數字信號處理能力。
另一FPGA巨頭Altera公司也不甘示弱，最新推出了其零功耗MAX IIZ CPLD產品，該器件是專門針對解決便攜式應用市場的功耗、封裝和價格限制而設計開發的。借助Stratix III和Cyclone III FPGA、HardCopy結構化ASIC以及MAX IIZ CPLD，Altera為業界提供了全套的低功耗解決方案。
FPGA廠商Lattice公司也宣佈，將在IIC-2008上推出採用了90nm製程的第三代非易失性(NV)FPGA系列 LatticeXP2，強調通過最新的True NV FPGA技術，可提供彈性化邏輯、最小佔位空間、高度安全性，以及低於1ms的瞬時激活等優勢，可廣泛地應用於無線基地台與醫療應用中。
ARM：迎接多核心時代的來臨
儘管在SoC時代中，IP的重要性與日俱增，但是由於特殊的商業模式與技術障礙，真正成功的IP授權業者卻只有屈指可數。受惠於在手機市場的廣泛應用，造就了全球最大的CPU核心業者ARM。該公司的營運長Tudor Brown，同時也是公司的創始人之一，日前在接受本刊的專訪中，非常難得地暢談了ARM的過去、現在與未來。
請談一談ARM的發展歷程，公司當初為何決定以IP授權模式進入市場？
早在1983年，ARM的前身Acorn Computer公司，就已開發出非常好的RISC處理器，但一直未能取得商業上的成功。到1990年，ARM正式成立後，我們便決定要將此核心技術建構成為一標準，讓全球的各家業者都能廣泛使用，也因此開始採用授權的商業模式。
但這在當時算是全新的模式，如何說服其他業者採用、相信我們的技術，是非常不容易的。也因此，在早期我們的確經歷了許多挫折與困難。當然，我們的商業模式也一直在演變，以因應市場的需求。一直到1993年，TI、Cirrus Logic等知名業者採用我們的技術後，ARM終於逐漸在市場中建立知名度，開拓出一條與其他業者不同的道路。
如今看來，我們當初所秉持‘為大家所用’(used by everybody)的願景，似乎已經快達到目標了。我們的ARM9核心已擁有超過200家的授權業者、ARM7也有150多家的公司採用。此外，光是2006年，內含ARM核心的晶片出貨量就有25億顆，而累積至2007年底，ARM核心晶片出貨量已突破100億顆。隨著市場的持續發展，我們希望能在2010年實現年出貨量45億顆的目標。
IP市場中成功的例子並不多見，您認為ARM成功的關鍵是什麼？
當然，技術優勢是最重要的。我們的CPU核心具備低功耗、小尺寸的特點，這讓我們擁有絕佳的競爭力。此外，在於我們決定授權這項技術，而非進行銷售的商業模式。當時我們雖擁有充份的技術足以發展成為一家供應微處理器的無晶圓半導體公司，但直接與TI、NEC等大型的IDM直接競爭的話，那勢必會是一場硬仗。而透過授權的方式所帶來的營收一開始或許不多，但卻能獲得這些廠商的青睞。
另一方面，ARM是一間保守的英國公司，或許這也是能讓我們長久苦撐此一模式，等待收穫的原因之一。IP授權的營收有授權金與權利金兩種。後者必須等到客戶的產品實際量產成功後，才會實現，這通常是三到五年的等待時間。我們在進行公司的營運規劃時，通常都假設只會有授權金收入，因此能夠以更穩健、謹慎的方式讓公司慢慢成長，不會躁進。事實證明，我們的權利金收入從近年起開始穩定成長，這也讓我們能有更充裕的資源持續進行新技術研發。
目前手機仍佔ARM約三分之二的營收，對ARM的發展非常重要。您對手機市場的未來發展有何看法？
在2006年25億顆ARM核心晶片的出貨量中，行動電話就佔了16億顆，此一市場的確對ARM非常重要。我們之前曾經預期，隨著其他應用的成長，到2010年時行動市場佔ARM的營收比例可能會降至五成，但目前看來，此一預測不會發生。
我想，原因之一是我們低估了一台手機中所能容納的核心數量。若以全球手機市場10億支的規模來計算，2006年時，平均一支行動電話有 1.6顆核心。事實上，許多行動電話中所包含的還不只一顆核心，例如迅速成長中的智慧型手機平均就有5顆核心，這對ARM而言是一項利多的消息。
再者，隨著手機功能需求增加，除了基頻、射頻、應用處理器之外，像是藍牙、Wi-Fi、WiMax、3D繪圖、音訊等功能的整合，都會使手機需要的核心數量越來越多，需要的效能愈來越高。從一支手機中我們可以看到非常有趣的市場動態，不同業者會採取相異的設計概念與整合方式，然而，不管是哪些業者的方案，他們都使用著ARM核心，這也就是我們的營運模式所帶來的效益。
近來我們更致力於多核心處理器，不管是我們在2004年推出的多核心MPCore架構或是新一代的Cortex-A9多核心處理器，都是因應彈性化與高效率的需求而開發的。舉例來說，行動電話大部份在待機時並不需要太多功耗，但一開始運作就得消耗很多電源，而藉由彈性化的多核心設計，即可迅速地進行切換，使平均功耗低，而峰值功耗則維持較高。長遠看來，多核心處理應用將會變得更為普及。
近來行動上網裝置(MID)似乎又成為另一個受到矚目的行動應用領域，請談一下對這方面的看法？
的確，這將會是另一個重要的商機所在。不管是PC陣營希望將筆記型電腦做小，成為一台MID，或是手機陣營希望增強網路瀏覽功能使其成為一台連接行動電腦(Connect Mobile Computer，CMC)，雙方業者看到的機會都是相同的，只是各有其不同的做法與策略。
對核心授權業者來說，ARM的任務是希望能建構一個生態環境，透過結合各廠商的力量與合作，促使這樣的願景能夠實現。也因此，我們日前與包括Marvell、TI、三星在內的七家業者將進行一項合作計畫，將針對Linux軟體開發一行動運算平台，希望能加速軟體方案的創新，以強化手機上網的使用者體驗。
除了行動市場以外，ARM在非行動市場方面的策略為何？
嵌入式應用將會是另一個快速成長的領域，ARM核心也將會是最適用的產品。我們的作法是儘量不針對某一特定市場開發單一產品，以便使產品可滲透至各種不同的應用中。我們透過觀察市場的需求與趨勢，來開發具有特色需求的核心，因此，這樣的產品往往也適用於不同的市場中。例如，我們在幾年前與硬碟製造商合作，開發出一款ARM9系列核心，該核心後來也適用於MP3播放器中；而我們與一家開發汽車煞車系統的公司合作所打造的核心，由於它具備嚴苛的即時條件，因此還能應用在基頻處理器中。這也就是為什麼ARM7在1994年推出多年後，至今仍相當普及於各種應用中之故。
此外，微控制器(MCU)市場也是非常令我們感到興奮的，目前已有12間業者採用ARM核心推出32位元MCU產品，未來的成長可期。隨著電子產品的功能需求持續提升，即使像是遙控器、玩具等產品，也都紛紛開始改採32位元MCU。而由於ARM核心已具備完整的軟體生態環境，對設計人員來說，相容性高、撰寫程式容易，當考慮整體的系統成本時，32位元MCU反而擁有更佳的成本優勢。隨著越來越多的業者捨棄其自有的專屬核心架構，改採ARM 核心開發MCU產品之後，我相信，這樣的趨勢會持續發展下去，使ARM核心的應用更為普遍。
回到剛才我們談到ARM的成功關鍵時，我想除了技術、商業模式之外，我想我們也是非常幸運的。就當手機開始從類比朝數位轉換時，我們剛好在那個時間點具備了此一低功耗的數位核心架構。而現在，當MCU市場開始朝32位元RISC架構移轉時，我們的核心、軟體生態也已經就緒，這對我們的成功來說，也是非常重要的。
另一方面，我們在數位家庭領域也會有很大的商機。我想強調的是，雖然市場上一直僅對ARM的低功耗表現印象深刻，但我們在高效能需求的應用中，也同樣表現優異。而即使是對包括電視、DVD播放機等插電產品來說，由於散熱、能源等問題，功耗設計未來仍將是一重要考量。
而隨著產品開發成本的不斷上升，未來一間公司不可能同時支援多種CPU架構，而兼具功耗與效能的ARM核心，將會佔極大的優勢，這些因素都將會使我們在非行動市場的營收持續成長。
Tudor Brown
現任ARM公司營運長
ARM公司創始人之一
Acorn Computers公司研發部主任工程師
ARM公司工程總監暨技術長、執行副總裁
英國劍橋大學電子科學碩士
作者：勾淑婉
請談一談ARM的發展歷程，公司當初為何決定以IP授權模式進入市場？
早在1983年，ARM的前身Acorn Computer公司，就已開發出非常好的RISC處理器，但一直未能取得商業上的成功。到1990年，ARM正式成立後，我們便決定要將此核心技術建構成為一標準，讓全球的各家業者都能廣泛使用，也因此開始採用授權的商業模式。
但這在當時算是全新的模式，如何說服其他業者採用、相信我們的技術，是非常不容易的。也因此，在早期我們的確經歷了許多挫折與困難。當然，我們的商業模式也一直在演變，以因應市場的需求。一直到1993年，TI、Cirrus Logic等知名業者採用我們的技術後，ARM終於逐漸在市場中建立知名度，開拓出一條與其他業者不同的道路。
如今看來，我們當初所秉持‘為大家所用’(used by everybody)的願景，似乎已經快達到目標了。我們的ARM9核心已擁有超過200家的授權業者、ARM7也有150多家的公司採用。此外，光是2006年，內含ARM核心的晶片出貨量就有25億顆，而累積至2007年底，ARM核心晶片出貨量已突破100億顆。隨著市場的持續發展，我們希望能在2010年實現年出貨量45億顆的目標。
IP市場中成功的例子並不多見，您認為ARM成功的關鍵是什麼？
當然，技術優勢是最重要的。我們的CPU核心具備低功耗、小尺寸的特點，這讓我們擁有絕佳的競爭力。此外，在於我們決定授權這項技術，而非進行銷售的商業模式。當時我們雖擁有充份的技術足以發展成為一家供應微處理器的無晶圓半導體公司，但直接與TI、NEC等大型的IDM直接競爭的話，那勢必會是一場硬仗。而透過授權的方式所帶來的營收一開始或許不多，但卻能獲得這些廠商的青睞。
另一方面，ARM是一間保守的英國公司，或許這也是能讓我們長久苦撐此一模式，等待收穫的原因之一。IP授權的營收有授權金與權利金兩種。後者必須等到客戶的產品實際量產成功後，才會實現，這通常是三到五年的等待時間。我們在進行公司的營運規劃時，通常都假設只會有授權金收入，因此能夠以更穩健、謹慎的方式讓公司慢慢成長，不會躁進。事實證明，我們的權利金收入從近年起開始穩定成長，這也讓我們能有更充裕的資源持續進行新技術研發。
目前手機仍佔ARM約三分之二的營收，對ARM的發展非常重要。您對手機市場的未來發展有何看法？
在2006年25億顆ARM核心晶片的出貨量中，行動電話就佔了16億顆，此一市場的確對ARM非常重要。我們之前曾經預期，隨著其他應用的成長，到2010年時行動市場佔ARM的營收比例可能會降至五成，但目前看來，此一預測不會發生。
我想，原因之一是我們低估了一台手機中所能容納的核心數量。若以全球手機市場10億支的規模來計算，2006年時，平均一支行動電話有 1.6顆核心。事實上，許多行動電話中所包含的還不只一顆核心，例如迅速成長中的智慧型手機平均就有5顆核心，這對ARM而言是一項利多的消息。
再者，隨著手機功能需求增加，除了基頻、射頻、應用處理器之外，像是藍牙、Wi-Fi、WiMax、3D繪圖、音訊等功能的整合，都會使手機需要的核心數量越來越多，需要的效能愈來越高。從一支手機中我們可以看到非常有趣的市場動態，不同業者會採取相異的設計概念與整合方式，然而，不管是哪些業者的方案，他們都使用著ARM核心，這也就是我們的營運模式所帶來的效益。
近來我們更致力於多核心處理器，不管是我們在2004年推出的多核心MPCore架構或是新一代的Cortex-A9多核心處理器，都是因應彈性化與高效率的需求而開發的。舉例來說，行動電話大部份在待機時並不需要太多功耗，但一開始運作就得消耗很多電源，而藉由彈性化的多核心設計，即可迅速地進行切換，使平均功耗低，而峰值功耗則維持較高。長遠看來，多核心處理應用將會變得更為普及。
近來行動上網裝置(MID)似乎又成為另一個受到矚目的行動應用領域，請談一下對這方面的看法？
的確，這將會是另一個重要的商機所在。不管是PC陣營希望將筆記型電腦做小，成為一台MID，或是手機陣營希望增強網路瀏覽功能使其成為一台連接行動電腦(Connect Mobile Computer，CMC)，雙方業者看到的機會都是相同的，只是各有其不同的做法與策略。
對核心授權業者來說，ARM的任務是希望能建構一個生態環境，透過結合各廠商的力量與合作，促使這樣的願景能夠實現。也因此，我們日前與包括Marvell、TI、三星在內的七家業者將進行一項合作計畫，將針對Linux軟體開發一行動運算平台，希望能加速軟體方案的創新，以強化手機上網的使用者體驗。
除了行動市場以外，ARM在非行動市場方面的策略為何？
嵌入式應用將會是另一個快速成長的領域，ARM核心也將會是最適用的產品。我們的作法是儘量不針對某一特定市場開發單一產品，以便使產品可滲透至各種不同的應用中。我們透過觀察市場的需求與趨勢，來開發具有特色需求的核心，因此，這樣的產品往往也適用於不同的市場中。例如，我們在幾年前與硬碟製造商合作，開發出一款ARM9系列核心，該核心後來也適用於MP3播放器中；而我們與一家開發汽車煞車系統的公司合作所打造的核心，由於它具備嚴苛的即時條件，因此還能應用在基頻處理器中。這也就是為什麼ARM7在1994年推出多年後，至今仍相當普及於各種應用中之故。
此外，微控制器(MCU)市場也是非常令我們感到興奮的，目前已有12間業者採用ARM核心推出32位元MCU產品，未來的成長可期。隨著電子產品的功能需求持續提升，即使像是遙控器、玩具等產品，也都紛紛開始改採32位元MCU。而由於ARM核心已具備完整的軟體生態環境，對設計人員來說，相容性高、撰寫程式容易，當考慮整體的系統成本時，32位元MCU反而擁有更佳的成本優勢。隨著越來越多的業者捨棄其自有的專屬核心架構，改採ARM 核心開發MCU產品之後，我相信，這樣的趨勢會持續發展下去，使ARM核心的應用更為普遍。
回到剛才我們談到ARM的成功關鍵時，我想除了技術、商業模式之外，我想我們也是非常幸運的。就當手機開始從類比朝數位轉換時，我們剛好在那個時間點具備了此一低功耗的數位核心架構。而現在，當MCU市場開始朝32位元RISC架構移轉時，我們的核心、軟體生態也已經就緒，這對我們的成功來說，也是非常重要的。
另一方面，我們在數位家庭領域也會有很大的商機。我想強調的是，雖然市場上一直僅對ARM的低功耗表現印象深刻，但我們在高效能需求的應用中，也同樣表現優異。而即使是對包括電視、DVD播放機等插電產品來說，由於散熱、能源等問題，功耗設計未來仍將是一重要考量。
而隨著產品開發成本的不斷上升，未來一間公司不可能同時支援多種CPU架構，而兼具功耗與效能的ARM核心，將會佔極大的優勢，這些因素都將會使我們在非行動市場的營收持續成長。
Tudor Brown
現任ARM公司營運長
ARM公司創始人之一
Acorn Computers公司研發部主任工程師
ARM公司工程總監暨技術長、執行副總裁
英國劍橋大學電子科學碩士
作者：勾淑婉
Software encryption-based tech for MCUs debuts
NXP Semiconductors and embedded security software provider NTRU have introduced one of the first software-based encryption solutions for general-purpose ARM7 MCUs. Software-encrypted microcontrollers can be used in various applications including credit card readers, entry access systems, ATMs and set-top boxes. The software encryption-based technology will allow customers to upgrade the microcontroller security in an installed application, in order to provide countermeasures against possible attacks, say the companies.
"Encryption and security solutions are particularly significant in an increasingly connected world where businesses have a need to authenticate and protect information," said Sheila Walker, VP of business development, NTRU. "Embedded designers desire sophisticated encryption for even low-cost applications that may be carrying or transmitting sensitive information, which is what makes our partnership with NXP unique."
NXP's ARM-based MCUs feature In Application Programming (IAP), which gives customers the option of upgrading their security algorithm in the field, regardless of whether the product has been comprised. The popular LPC2300 and LPC2400 MCU series feature many communication peripherals, including Ethernet, CAN and USB, providing customers the flexibility to upgrade their security algorithms in installed applications. Targeted to automotive, consumer, financial, medical and industrial end-equipment designers, software encryption provides the benefits of speed, flexibility and lower cost over time.
Core features
The NTRU software security libraries for NXP's ARM technology-based MCUs provide the user tools, including encryption and decryption of messages, digital signatures, and utilities protocols like key negotiation. Core features include confidentiality, which allows the sender and receiver to be sure that the information is being shared only in the way they intend; authentication, which allows the receiver of the information to be certain where it came from; and integrity, which allows the receiver to verify that the message has not been altered in transit.
Specific functionality will include encryption, decryption, random number generation, digital signatures and other utilities protocols to achieve benefits such as confidentiality, authentication, integrity and non-repudiation. The algorithms include Hash algorithms (SHA-1, MD5 and X9.82 RNG), Symmetric-key encryption/decryption (AES, Triple-DES) and Asymmetric-key encryption/decryption (RSA, DSA, Diffie-Hellman).
NTRU's software encryption libraries for NXP LPC2000 and LPC3000 MCUs are available immediately. Development license costs and royalty per unit is determined by and paid to NTRU. Baseline royalty per unit pricing will be negotiable with NTRU exclusively.
"Encryption and security solutions are particularly significant in an increasingly connected world where businesses have a need to authenticate and protect information," said Sheila Walker, VP of business development, NTRU. "Embedded designers desire sophisticated encryption for even low-cost applications that may be carrying or transmitting sensitive information, which is what makes our partnership with NXP unique."
NXP's ARM-based MCUs feature In Application Programming (IAP), which gives customers the option of upgrading their security algorithm in the field, regardless of whether the product has been comprised. The popular LPC2300 and LPC2400 MCU series feature many communication peripherals, including Ethernet, CAN and USB, providing customers the flexibility to upgrade their security algorithms in installed applications. Targeted to automotive, consumer, financial, medical and industrial end-equipment designers, software encryption provides the benefits of speed, flexibility and lower cost over time.
Core features
The NTRU software security libraries for NXP's ARM technology-based MCUs provide the user tools, including encryption and decryption of messages, digital signatures, and utilities protocols like key negotiation. Core features include confidentiality, which allows the sender and receiver to be sure that the information is being shared only in the way they intend; authentication, which allows the receiver of the information to be certain where it came from; and integrity, which allows the receiver to verify that the message has not been altered in transit.
Specific functionality will include encryption, decryption, random number generation, digital signatures and other utilities protocols to achieve benefits such as confidentiality, authentication, integrity and non-repudiation. The algorithms include Hash algorithms (SHA-1, MD5 and X9.82 RNG), Symmetric-key encryption/decryption (AES, Triple-DES) and Asymmetric-key encryption/decryption (RSA, DSA, Diffie-Hellman).
NTRU's software encryption libraries for NXP LPC2000 and LPC3000 MCUs are available immediately. Development license costs and royalty per unit is determined by and paid to NTRU. Baseline royalty per unit pricing will be negotiable with NTRU exclusively.
超越DSP範疇 ‘數位訊號處理’無所不在
很長一段時間以來，‘DSP’一詞的意義都含混不清。25年以來，它一直被用來表示‘數位訊號處理’ 和‘數位訊號處理器’。因此，我們可以說DSP就是一種為DSP技術而設計的處理器。你可能以為這種混淆情況會一直持續下去，但最近，這個問題已不再重要了。過去，你可能必須根據上下文來判斷究竟該詞代表哪一種意義，而真正重要的，或許是這兩種含義是緊密連繫在一起：如果你想實現即時數位訊號處理，絕大部份情況下是在數位訊號處理器上進行。它們事實上是一體兩面的。
在最初時，DSP的領域非常小，但身處其中的每一個人都瞭解這個意義多變的術語，這是很有益的。無論從技術或處理器兩種意義上來看，DSP都是一種利基型技術，用於相對較小的工程社群之中。它對該領域以外的影響十分有限，且大部份是相當難以察覺的。
但情況已大不相同了。今天，已經很難找到一個並未使用某種形式之數位訊號處理的電子系統了。的確，從行動電話到洗衣機，從汽車到iPod，從通訊衛星到DVD播放器，越來越多的產品依賴著數位訊號處理來實現自己的核心功能。數位訊號處理業已成為一項關鍵性的使能技術。有數以千計的應用整合了數位訊號處理技術和大量的各式要求與限制。其中一部份應用與DSP處理器最初的設計初衷已大相徑庭。它們具有不同的要求和約束，例如，訊號處理功能性現在常常與網路處理和用戶介面等其他類型的任務緊密整合。而且，基於現代數位訊號處理的系統，也經常由那些並非專攻數位訊號處理的工程師來實現。
諷刺的是，近年來，正是數位訊號處理應用的普及性和多樣性，正迫使那些大量開發DSP的人們──即DSP處理器製造商，不得不應對與其他類型處理引擎廠商的殘酷競爭。
最近幾年來，瞄準訊號處理應用的新型處理引擎大量湧現。其中包括具備DSP導向型增強功能的通用微處理器、具有嵌入式DSP導向硬體的 FPGA、多核心和大規模並行處理器、可配置和可定製處理器，以及專用硬體模組。甚至簡單、低成本的微控制器也擠入了訊號處理服務領域。這些處理器中，沒有一種是‘DSP’，但它們又都在做DSP的工作。想瞭解最常用於數位訊號處理應用的處理引擎，可從http: //www.bdti.com/pocket/pocket.htm下載BDTI的《DSP處理引擎指南》。
事實上，目前在非DSP處理器上執行的訊號處理工作可能和在傳統DSP上的一樣多。數位訊號處理和數位訊號處理器之間的緊密聯繫已大幅放鬆，在某種程度上，這兩種DSP──數位訊號處理和數位訊號處理器──已逐步朝不同的方向發展了。
鑒於數位訊號處理的廣泛普及，兩種意義上的‘DSP’之間聯繫的放鬆，對業界也具有重要意涵。對系統開發人員而言，它意味著，即使你不是數位訊號處理專業人員，也可能與數位訊號處理打交道。而且在選擇晶片時，你將有大量各式各樣的處理引擎可供選擇。同樣地，對於晶片製造商，它意味著，不論瞄準哪一個市場，你都有可能需要在自己的晶片中整合數位訊號處理能力，此外，你不能再假設DSP處理器是最好的實現方法了。
隨著數位訊號處理技術變得越來越重要，它將繼續為整個電子產業帶來無數商機。但這些機會與我們過去所見截然不同──傳統的技術方案，可能已經無法很好地滿足它們的要求了。
作者：Jeff Bier
總裁暨共同創辦人
BDTI公司
在最初時，DSP的領域非常小，但身處其中的每一個人都瞭解這個意義多變的術語，這是很有益的。無論從技術或處理器兩種意義上來看，DSP都是一種利基型技術，用於相對較小的工程社群之中。它對該領域以外的影響十分有限，且大部份是相當難以察覺的。
但情況已大不相同了。今天，已經很難找到一個並未使用某種形式之數位訊號處理的電子系統了。的確，從行動電話到洗衣機，從汽車到iPod，從通訊衛星到DVD播放器，越來越多的產品依賴著數位訊號處理來實現自己的核心功能。數位訊號處理業已成為一項關鍵性的使能技術。有數以千計的應用整合了數位訊號處理技術和大量的各式要求與限制。其中一部份應用與DSP處理器最初的設計初衷已大相徑庭。它們具有不同的要求和約束，例如，訊號處理功能性現在常常與網路處理和用戶介面等其他類型的任務緊密整合。而且，基於現代數位訊號處理的系統，也經常由那些並非專攻數位訊號處理的工程師來實現。
諷刺的是，近年來，正是數位訊號處理應用的普及性和多樣性，正迫使那些大量開發DSP的人們──即DSP處理器製造商，不得不應對與其他類型處理引擎廠商的殘酷競爭。
最近幾年來，瞄準訊號處理應用的新型處理引擎大量湧現。其中包括具備DSP導向型增強功能的通用微處理器、具有嵌入式DSP導向硬體的 FPGA、多核心和大規模並行處理器、可配置和可定製處理器，以及專用硬體模組。甚至簡單、低成本的微控制器也擠入了訊號處理服務領域。這些處理器中，沒有一種是‘DSP’，但它們又都在做DSP的工作。想瞭解最常用於數位訊號處理應用的處理引擎，可從http: //www.bdti.com/pocket/pocket.htm下載BDTI的《DSP處理引擎指南》。
事實上，目前在非DSP處理器上執行的訊號處理工作可能和在傳統DSP上的一樣多。數位訊號處理和數位訊號處理器之間的緊密聯繫已大幅放鬆，在某種程度上，這兩種DSP──數位訊號處理和數位訊號處理器──已逐步朝不同的方向發展了。
鑒於數位訊號處理的廣泛普及，兩種意義上的‘DSP’之間聯繫的放鬆，對業界也具有重要意涵。對系統開發人員而言，它意味著，即使你不是數位訊號處理專業人員，也可能與數位訊號處理打交道。而且在選擇晶片時，你將有大量各式各樣的處理引擎可供選擇。同樣地，對於晶片製造商，它意味著，不論瞄準哪一個市場，你都有可能需要在自己的晶片中整合數位訊號處理能力，此外，你不能再假設DSP處理器是最好的實現方法了。
隨著數位訊號處理技術變得越來越重要，它將繼續為整個電子產業帶來無數商機。但這些機會與我們過去所見截然不同──傳統的技術方案，可能已經無法很好地滿足它們的要求了。
作者：Jeff Bier
總裁暨共同創辦人
BDTI公司
2008年2月21日 星期四
消費電子引領FPGA未來潮流
目前，在FPGA領域的各種創新應用實在是太多了，甚至在我們不知道的情況下，有許多創新領域都已開始使用FPGA了。我認為並深信數位訊號處理(DSP)、封包處理和高速運算會是未來技術的發展趨勢。
就未來幾年而言，FPGA的成長將主要來自於三重播放(Triple Play)所帶來的機會和消費電子應用。更長遠地看，兼具高度平行處理和低功耗特點的FPGA，未來將獲得來自消費電子領域的大量機會。
首先，未來幾年全球廣播和電信產業將廣泛地部署三重播放業務。在三重播放的基礎設備方面，FPGA擔任了一個非常重要的角色。舉例來說，具備強大DSP處理性能的Virtex-5元件，就能夠支援企業級和電信級的應用。
必須強調的是，5GMAC/s已成為基於處理器的DSP性能上限。而在消費電子領域的視訊、視訊監控以及手機的軟體無線電(SDR)、超音波系統等應用的積極推動下，我相信未來幾年內消費電子的DSP性能範圍將可達到5G-30GMAC/s。例如，賽靈思(Xilinx)的Spartan-3A DSP即為廣泛的消費電子大規模應用提供了極佳的性價比，它整合了126個DSP48A Slice，能在250MHz的頻率下提供超過30GMAC/s的DSP性能。
賽靈思還針對基於FPGA的DSP設計提供了AccelDSP合成工具，以加速強大的Matlab演算法到FPGA的移植。同時，在消費電子應用的網路安全、3D等方面都將用到封包處理；而一些正在制訂中的互連標準也需要可編程介面來適應。這些都對FPGA有很多好處。
隨著性能不斷提高，以及價格和功耗的不斷降低，FPGA相對於ASIC的競爭優勢也愈加明顯。以有線通訊應用為例，FPGA就比ASIC快 10倍，成本少10倍，功耗低10倍。此外，FPGA仍正不停地演進中，為了滿足高整合度系統的需求，越來越多的IP核心被整合於晶片內部。因此，我認為 FPGA在未來即將出現的一個更具革命性變化就是採用SiP封裝。例如賽靈思的單晶片Flash FPGA─Spartan-3AN就是利用SiP技術實現SRAM FPGA和Flash的晶片整合。
但是，FPGA的前景並非一片坦途。例如，在高速運算領域中，FPGA雖然以多核心處理器的形式作為因應處理的角色出現，但這種新型的對應架構同時也面臨著很多的技術挑戰，所以需要與產業鏈中的其他夥伴合作以解決這些挑戰。
此外，我們始終認為，教育方面一直是FPGA/PLD無法被廣泛採用的最主要原因，尤其是對於亞洲地區的工程師而言；因此，我們將在全球積極推動大學計劃，以及針對工程師的培訓計劃。
作者：Ivo Bolsens
CTO
賽靈思公司
就未來幾年而言，FPGA的成長將主要來自於三重播放(Triple Play)所帶來的機會和消費電子應用。更長遠地看，兼具高度平行處理和低功耗特點的FPGA，未來將獲得來自消費電子領域的大量機會。
首先，未來幾年全球廣播和電信產業將廣泛地部署三重播放業務。在三重播放的基礎設備方面，FPGA擔任了一個非常重要的角色。舉例來說，具備強大DSP處理性能的Virtex-5元件，就能夠支援企業級和電信級的應用。
必須強調的是，5GMAC/s已成為基於處理器的DSP性能上限。而在消費電子領域的視訊、視訊監控以及手機的軟體無線電(SDR)、超音波系統等應用的積極推動下，我相信未來幾年內消費電子的DSP性能範圍將可達到5G-30GMAC/s。例如，賽靈思(Xilinx)的Spartan-3A DSP即為廣泛的消費電子大規模應用提供了極佳的性價比，它整合了126個DSP48A Slice，能在250MHz的頻率下提供超過30GMAC/s的DSP性能。
賽靈思還針對基於FPGA的DSP設計提供了AccelDSP合成工具，以加速強大的Matlab演算法到FPGA的移植。同時，在消費電子應用的網路安全、3D等方面都將用到封包處理；而一些正在制訂中的互連標準也需要可編程介面來適應。這些都對FPGA有很多好處。
隨著性能不斷提高，以及價格和功耗的不斷降低，FPGA相對於ASIC的競爭優勢也愈加明顯。以有線通訊應用為例，FPGA就比ASIC快 10倍，成本少10倍，功耗低10倍。此外，FPGA仍正不停地演進中，為了滿足高整合度系統的需求，越來越多的IP核心被整合於晶片內部。因此，我認為 FPGA在未來即將出現的一個更具革命性變化就是採用SiP封裝。例如賽靈思的單晶片Flash FPGA─Spartan-3AN就是利用SiP技術實現SRAM FPGA和Flash的晶片整合。
但是，FPGA的前景並非一片坦途。例如，在高速運算領域中，FPGA雖然以多核心處理器的形式作為因應處理的角色出現，但這種新型的對應架構同時也面臨著很多的技術挑戰，所以需要與產業鏈中的其他夥伴合作以解決這些挑戰。
此外，我們始終認為，教育方面一直是FPGA/PLD無法被廣泛採用的最主要原因，尤其是對於亞洲地區的工程師而言；因此，我們將在全球積極推動大學計劃，以及針對工程師的培訓計劃。
作者：Ivo Bolsens
CTO
賽靈思公司
安富利和賽靈思在新加坡高等學院建立第一個可程式邏輯解決方案實驗室
設在共和理工學院的新機構旨在促進當地學生的技術教育
環球電子元件經銷商安富利公司 (NYSE: AVT) 旗下運營機構安富利電子元件部(Avnet Electronics Marketing)與全球領先的可編程邏輯解決方案提供商賽靈思公司（Xilinx, Inc. (Nasdaq: XLNX)在新加坡的共和理工學院(Republic Polytechnic)設立專門的設計培訓實驗室，為工程專業學生提供動手實驗的機會。
該實驗室由賽靈思公司投入資金，安富利電子元件部委派經驗豐富的應用工程師教授所有培訓課程，包括為學生和客戶每月舉辦的研討會。學生和教職人員將有機會在實驗室接受不同主題的培訓，參加各種主題研討會，包括各種用戶應用的開發和嵌入式系統設計等。
安富利電子元件部亞洲區高級市場部總監黃昌國先生表示：「安富利認為滿足年青人的教育需求不僅要提供技術知識給他們，還要讓他們瞭解如何以創新精神來解決難題也很重要。共和理工學院的實驗室將為學生提供獨特的機會，助其更全面瞭解快速變化的FPGA領域的最新技術創新，讓他們具備必要的實際知識，以`因應未來職業生涯中可能遇到的設計挑戰。」
共和理工學院工程學院院長鄺耀振(Fong Yew Chan)先生表示：「成立共和理工學院-賽靈思可程式邏輯方案實驗室能為教師和學生提供必要的基本知識，作為他們從事激勵人心的開發工作，如數位娛樂系統、可攜式多媒體設備和人機介面的硬體加速等領域開發的基礎。我們希望這個實驗室能成為可程式邏輯方案領域一流的實驗室，在學生、教職員工和業界的共同努力下，創造FPGA創新應用的新局面。」
安富利電子元件部南亞區總裁林國基(Keith Lam)表示：「共和理工學院的技術教育導向，加上策略合作夥伴賽靈思的全力配合，我們很高興能以我們的專業知識來促進本地學生的技術教育。」
賽靈思亞太區企業方案行銷經理何建德先生表示：「聯合實驗室將成為共和理工學院』以問題為中心』教學理念（problem-based learning）的完美組合。學生能利用業界領先的晶片和軟體工具來實現數位娛樂應用中實際的影音設計專案，從而發展他們的技術。賽靈思作為全球領先的可程式解決方案供應商，致力於以不斷提升的可程式技術要求來培訓新加坡和全亞洲未來的工程師。」
這是繼安富利電子元件部和賽靈思聯合成功舉辦X-Fest全球系列研討會後進行的最新項目。X-Fest全球系列研討會於2007年在中國啟動，並在全亞洲和美國、歐洲的多個城市舉辦。
安富利電子元件部簡介
安富利電子元件部是安富利公司旗下的運營機構。安富利公司(NSYE: AVT) 是財富500強企業，總部位於美國鳳凰城，為全球70多個國家的客戶服務，是全球最大的技術行銷、分銷及服務公司之一，2007財政年度的銷售收入超過156.8億美元。
在全球增長最快的電子市場--亞太地區，安富利電子元件部的地位舉足輕重。公司亞太區總部位於新加坡，在亞洲10個國家設有40多家銷售機構，分銷半導體、互連、無源和機電元件，為原始設備製造商（OEMs）、電子製造服務（EMS）供應商及中小企業等不同客戶服務，提供相關的設計鏈和供應鏈支援。公司網站 http://www.em.avnet.com 。
環球電子元件經銷商安富利公司 (NYSE: AVT) 旗下運營機構安富利電子元件部(Avnet Electronics Marketing)與全球領先的可編程邏輯解決方案提供商賽靈思公司（Xilinx, Inc. (Nasdaq: XLNX)在新加坡的共和理工學院(Republic Polytechnic)設立專門的設計培訓實驗室，為工程專業學生提供動手實驗的機會。
該實驗室由賽靈思公司投入資金，安富利電子元件部委派經驗豐富的應用工程師教授所有培訓課程，包括為學生和客戶每月舉辦的研討會。學生和教職人員將有機會在實驗室接受不同主題的培訓，參加各種主題研討會，包括各種用戶應用的開發和嵌入式系統設計等。
安富利電子元件部亞洲區高級市場部總監黃昌國先生表示：「安富利認為滿足年青人的教育需求不僅要提供技術知識給他們，還要讓他們瞭解如何以創新精神來解決難題也很重要。共和理工學院的實驗室將為學生提供獨特的機會，助其更全面瞭解快速變化的FPGA領域的最新技術創新，讓他們具備必要的實際知識，以`因應未來職業生涯中可能遇到的設計挑戰。」
共和理工學院工程學院院長鄺耀振(Fong Yew Chan)先生表示：「成立共和理工學院-賽靈思可程式邏輯方案實驗室能為教師和學生提供必要的基本知識，作為他們從事激勵人心的開發工作，如數位娛樂系統、可攜式多媒體設備和人機介面的硬體加速等領域開發的基礎。我們希望這個實驗室能成為可程式邏輯方案領域一流的實驗室，在學生、教職員工和業界的共同努力下，創造FPGA創新應用的新局面。」
安富利電子元件部南亞區總裁林國基(Keith Lam)表示：「共和理工學院的技術教育導向，加上策略合作夥伴賽靈思的全力配合，我們很高興能以我們的專業知識來促進本地學生的技術教育。」
賽靈思亞太區企業方案行銷經理何建德先生表示：「聯合實驗室將成為共和理工學院』以問題為中心』教學理念（problem-based learning）的完美組合。學生能利用業界領先的晶片和軟體工具來實現數位娛樂應用中實際的影音設計專案，從而發展他們的技術。賽靈思作為全球領先的可程式解決方案供應商，致力於以不斷提升的可程式技術要求來培訓新加坡和全亞洲未來的工程師。」
這是繼安富利電子元件部和賽靈思聯合成功舉辦X-Fest全球系列研討會後進行的最新項目。X-Fest全球系列研討會於2007年在中國啟動，並在全亞洲和美國、歐洲的多個城市舉辦。
安富利電子元件部簡介
安富利電子元件部是安富利公司旗下的運營機構。安富利公司(NSYE: AVT) 是財富500強企業，總部位於美國鳳凰城，為全球70多個國家的客戶服務，是全球最大的技術行銷、分銷及服務公司之一，2007財政年度的銷售收入超過156.8億美元。
在全球增長最快的電子市場--亞太地區，安富利電子元件部的地位舉足輕重。公司亞太區總部位於新加坡，在亞洲10個國家設有40多家銷售機構，分銷半導體、互連、無源和機電元件，為原始設備製造商（OEMs）、電子製造服務（EMS）供應商及中小企業等不同客戶服務，提供相關的設計鏈和供應鏈支援。公司網站 http://www.em.avnet.com 。
2008年2月18日 星期一
共赴ISSCC，英特爾、太陽微系統、TI展示下一代芯片
舊金山市舉行的國際固態電子電路會議(ISSCC)上，英特爾公司首推全球最大的商用微處理器以及它的最低功耗的x86芯片。然而，由太陽微系統(Sun Microsystems)提供的服務器芯片、德州儀器公司(TI)提供的蜂窩電話處理器芯片將在ISSCC上從兩個前沿側翼包圍英特爾公司。
英特爾公司將描述其Silverthorne x86芯片，該芯片消耗的功率小於2W，功耗大約是英特爾公司最低功耗筆記本電腦芯片功耗的1/5。該公司的目標是讓其客戶採用這種CPU來設計新一代兼容PC的手持設備。
英特爾公司的Silverthorne採用其最新的45nm工藝製成，面積為25平方毫米。它每時鐘週期能夠發出兩條指令並運行在最高2GHz的速度，其中，前側總線能夠實現每秒5.33億次處理。
儘管Silverthorne在降低x86內核功耗上邁出了一大步，但是，它消耗的功率仍然遠遠高於高端蜂窩電話芯片，並且缺乏任何它們的一體化通信電路。Silverthorne是英特爾推出5-6顆芯片組的組成之一，芯片組中還包括Wi-Fi和最終的WiMax芯片，英特爾打算把它集成到所謂的超級移動個人電腦以及移動互聯網設備中。
「這個競爭產品考慮2W的功耗是可笑的，」Forward Concepts公司首席市場觀察員Will Strauss表示，「600mW就是整個蜂窩處理器以及基帶芯片的功率預算。」
也是在ISSCC會議上，TI將展示包含840 MHz ARM11處理器的全系列蜂窩電話芯片，其中，包括作為通信基帶運行在480 MHz的TI C55x DSP內核，以支持最新的—包括HSUPA和WCDMA—蜂窩電話傳輸層設計。
在ISSCC的概要介紹中，TI並未透露該芯片的尺寸以及功耗，然而，它可能比Silverthorne的尺寸和功耗要小得多。該芯片是TI推出的第一款45納米處理器，Strauss透露，那是第一款採用840 MHz ARM11處理器的芯片。
高通公司也瞄準採用其未定的Snapdragon架構來推出一款非常強大的移動系統，據信該芯片以ARM Cortex內核的修改版為基礎。「所有這些公司均瞄準超級移動設備，」Strauss總結說。
在計算機服務器領域，英特爾公司將首次推出一款四核版Itanium服務器CPU，其中，封裝了巨大的20.5億個晶體管，比迄今為止任何商用微處理器改採用的晶體管數還要多，ISSCC組織者如此說。這款稱為Tukwilla的CPU大約有700平方毫米，消耗的功率相當於170W。
在同一ISSCC會議上，太陽系統公司將以首次推出的Rock芯片來抗衡，這種極小(396平方毫米)的服務器CPU封裝了16顆內核，並且是第一種支持原子事務處理——一種新興的並行編程技術——的計算機處理器。Tukwilla和Rock這兩種芯片均採用65納米技術構建。
英特爾公司的Tukwilla運行速度最高為2GHz並封裝了30M高速緩衝存儲器。這是該家族中第一個支持英特爾公司新型 QuickPath處理器互連的CPU。QuickPath是專有的英特爾CPU互連，目的是與AMD提出的HyperTransport互連競爭。它取代了英特爾公司過時的前端總線。
在以前的討論中，英特爾公司高管表示，Tukwilla有望把英特爾公司現有的9000系列Itanium處理器(一款稱為 Montecito的雙核芯片)的性能提高一倍。Tukwilla採用了英特爾公司HyperThreading的改進形式，從而實現了並發多線程，在這種情況下，可以支持每核雙線程。
上述兩公司的新競爭者是太陽公司的、速度直逼2.3GHz的Rock處理器，它是第一款提供事務存儲器硬件支持的商用CPU。此外，眾所周知的原子事務處理功能幾年來一直由研究人員討論，目的是把高度並行程序中的許多事物分組進行有效地處理，與此同時，避免採用目前的、存在複雜性問題的同步以及鎖定機制。
在去年的會談中，領導太陽半導體組的David Yen表示，Rock「將實現若干目前只在學術論文中討論過的現代處理器功能，」他表示，「整個行業一定會對我們在Niagara處理器中實現的新功能叫絕。」
英特爾公司的一位高管去年表示，看來太陽公司可能要採用新的存儲器方法來鏈接Rock CPU，而不是採用直接的處理器-處理器鏈接方法。
Rock處理器瞄準的是處理諸如數據庫處理這樣任務的大型系統的創建。這樣的系統常常把十幾個或甚至幾百個CPU聚集在對稱的多處理架構中。英特爾希望在具有多達128個CPU的系統中採用Tukwilla處理器。
Rick和Tukwilla這兩款芯片均支持雙線程。此外，太陽公司的Rick還能生成多達32條幫助線程，以加速執行。
英特爾公司將描述其Silverthorne x86芯片，該芯片消耗的功率小於2W，功耗大約是英特爾公司最低功耗筆記本電腦芯片功耗的1/5。該公司的目標是讓其客戶採用這種CPU來設計新一代兼容PC的手持設備。
英特爾公司的Silverthorne採用其最新的45nm工藝製成，面積為25平方毫米。它每時鐘週期能夠發出兩條指令並運行在最高2GHz的速度，其中，前側總線能夠實現每秒5.33億次處理。
儘管Silverthorne在降低x86內核功耗上邁出了一大步，但是，它消耗的功率仍然遠遠高於高端蜂窩電話芯片，並且缺乏任何它們的一體化通信電路。Silverthorne是英特爾推出5-6顆芯片組的組成之一，芯片組中還包括Wi-Fi和最終的WiMax芯片，英特爾打算把它集成到所謂的超級移動個人電腦以及移動互聯網設備中。
「這個競爭產品考慮2W的功耗是可笑的，」Forward Concepts公司首席市場觀察員Will Strauss表示，「600mW就是整個蜂窩處理器以及基帶芯片的功率預算。」
也是在ISSCC會議上，TI將展示包含840 MHz ARM11處理器的全系列蜂窩電話芯片，其中，包括作為通信基帶運行在480 MHz的TI C55x DSP內核，以支持最新的—包括HSUPA和WCDMA—蜂窩電話傳輸層設計。
在ISSCC的概要介紹中，TI並未透露該芯片的尺寸以及功耗，然而，它可能比Silverthorne的尺寸和功耗要小得多。該芯片是TI推出的第一款45納米處理器，Strauss透露，那是第一款採用840 MHz ARM11處理器的芯片。
高通公司也瞄準採用其未定的Snapdragon架構來推出一款非常強大的移動系統，據信該芯片以ARM Cortex內核的修改版為基礎。「所有這些公司均瞄準超級移動設備，」Strauss總結說。
在計算機服務器領域，英特爾公司將首次推出一款四核版Itanium服務器CPU，其中，封裝了巨大的20.5億個晶體管，比迄今為止任何商用微處理器改採用的晶體管數還要多，ISSCC組織者如此說。這款稱為Tukwilla的CPU大約有700平方毫米，消耗的功率相當於170W。
在同一ISSCC會議上，太陽系統公司將以首次推出的Rock芯片來抗衡，這種極小(396平方毫米)的服務器CPU封裝了16顆內核，並且是第一種支持原子事務處理——一種新興的並行編程技術——的計算機處理器。Tukwilla和Rock這兩種芯片均採用65納米技術構建。
英特爾公司的Tukwilla運行速度最高為2GHz並封裝了30M高速緩衝存儲器。這是該家族中第一個支持英特爾公司新型 QuickPath處理器互連的CPU。QuickPath是專有的英特爾CPU互連，目的是與AMD提出的HyperTransport互連競爭。它取代了英特爾公司過時的前端總線。
在以前的討論中，英特爾公司高管表示，Tukwilla有望把英特爾公司現有的9000系列Itanium處理器(一款稱為 Montecito的雙核芯片)的性能提高一倍。Tukwilla採用了英特爾公司HyperThreading的改進形式，從而實現了並發多線程，在這種情況下，可以支持每核雙線程。
上述兩公司的新競爭者是太陽公司的、速度直逼2.3GHz的Rock處理器，它是第一款提供事務存儲器硬件支持的商用CPU。此外，眾所周知的原子事務處理功能幾年來一直由研究人員討論，目的是把高度並行程序中的許多事物分組進行有效地處理，與此同時，避免採用目前的、存在複雜性問題的同步以及鎖定機制。
在去年的會談中，領導太陽半導體組的David Yen表示，Rock「將實現若干目前只在學術論文中討論過的現代處理器功能，」他表示，「整個行業一定會對我們在Niagara處理器中實現的新功能叫絕。」
英特爾公司的一位高管去年表示，看來太陽公司可能要採用新的存儲器方法來鏈接Rock CPU，而不是採用直接的處理器-處理器鏈接方法。
Rock處理器瞄準的是處理諸如數據庫處理這樣任務的大型系統的創建。這樣的系統常常把十幾個或甚至幾百個CPU聚集在對稱的多處理架構中。英特爾希望在具有多達128個CPU的系統中採用Tukwilla處理器。
Rick和Tukwilla這兩款芯片均支持雙線程。此外，太陽公司的Rick還能生成多達32條幫助線程，以加速執行。
FPGAs, multi-core, PCIe advance virtual test
At present, forward technology trends bring engineers persistent pressure and challenges. One trend we can see is the proliferation of standards, such as in the wireless communication industry. Many different protocols exist side by side today, but there is no dominant protocol. The challenge for design and test engineers here is that the old approach for test needed a dedicated box for each standard. This worked well when devices had a single protocol and standards lasted for years. Now, devices obviously have more protocols and standards are changing almost every year.
Test instrumentation is thus undergoing a fundamental change-from fixed-functionality stand-alone instruments to flexible software-based modular instrument architecture that can be redefined by the user. Taking advantage of the features of virtual instrumentation, engineers can confront the challenges above effectively. They can use software to develop different codes for diversified protocols, and they can also select specific modules for functionality.
At present, virtual instrumentation is used in all fields of measurement and automation. More and more engineers create high-performance and expandable test systems with the help of virtual instrumentation. A new era of instrumentation is coming.
View the PDF document for more information
Test instrumentation is thus undergoing a fundamental change-from fixed-functionality stand-alone instruments to flexible software-based modular instrument architecture that can be redefined by the user. Taking advantage of the features of virtual instrumentation, engineers can confront the challenges above effectively. They can use software to develop different codes for diversified protocols, and they can also select specific modules for functionality.
At present, virtual instrumentation is used in all fields of measurement and automation. More and more engineers create high-performance and expandable test systems with the help of virtual instrumentation. A new era of instrumentation is coming.
View the PDF document for more information
2008年2月7日 星期四
實現里程碑式突破，ARM處理器出貨量超過100億個
ARM公司近日宣佈由其合作夥伴所出貨的處理器總量已超過100億個。ARM公司於1991年開發出其第一個嵌入式RISC內核——ARM6處理器；如今，ARM公司的半導體合作夥伴所生產的基於ARM技術的處理器每年的出貨量已近30億個。
「ARM的合作夥伴截止目前的累計出貨量，足以使地球上每一個人擁有一個以上的基於ARM技術的處理器。」ARM公司首席執行官 Warren East表示。「共計100億個基於ARM技術的處理器已投入使用，這是ARM發展歷程中的一個重大里程碑，同時也體現了ARM?處理器架構被全球主要電子公司中的絕大部分改採用，並且用於最廣泛的應用領域這一增長趨勢。」
ARM已經成為全球最大的微處理器知識產權公司，ARM處理器產品線也覆蓋了微處理器應用的每一個領域，從成本非常低的嵌入式微控制器，到應用於要求非常高的網絡、手機和消費娛樂應用的性能非常高的多核處理器。因此，ARM處理器現在已經無處不在，從LG Viewty、諾基亞N95和索尼愛立信P1i智能手機；iPhone和iPod；Garmin、Navman和Tom Tom的便攜式導航系統；柯達照相機；索尼攝像機；任天堂DS掌上遊戲機；到東芝高清數字電視；三星和希捷的硬盤驅動器；博世的汽車剎車系統；惠普打印機；以及Linksys和Netgear的無線路由器。（想瞭解更多基於ARM的產品，請訪問http://www.arm.com/markets。)
「ARM成功地運營了將微處理器技術以知識產權的形式進行授權的商業模式，這非常值得祝賀。」In-Stat微處理器報告時事通訊資深分析師Tom R. Halfhill表示。「雖然ARM並不實際生產或銷售微處理器芯片，但現在全世界已有100億個基於ARM技術的微處理器存在，這全是由ARM的合作夥伴們所實現的。ARM是這種具有革命性的商業模式的早期先鋒，而這種模式也讓ARM的觸角全面深入到整個數字世界。」
「全世界幾乎所有的半導體公司都通過授權獲得了ARM處理器架構，而這也正是ARM的成功之處。」來自分析機構Objective Analysis的Tom Starnes表示。「每一個使用ARM處理器的廠商都用它來滿足自己所關注的市場的需求，這使得基於ARM技術的芯片出貨量遠遠超過了任何一個廠商所能實現的數目。加上運用了ARM技術的移動電話以及例如微控制器這樣一些剛剛開始爆發的新興市場，這一數量還將繼續擴張。以此速度，一年之內我們便會發現這個星球上的每個男人、女人和兒童平均都回使用兩個ARM處理器——當然也有很多非常酷的電子產品。」
「從ARM架構在早期還是一家很小但胸懷大志的公司所擁有的專有CPU起，我就一直以極大的興趣關注著它的成長。從一開始，ARM CPU就很小且具有很高的效率。在當時它也是一款超越時代的CPU。」Semico Research Corp首席科技官Tony Massimini表示。「在為ARM技術尋找合適歸屬的過程中，他們付出了大量的艱辛工作和努力。ARM CPU的成功，不但歸功於其架構的發展，也歸功於為其開發的工具和生態系統。在我看來，同基於ARM技術的處理器的巨大出貨量相比，更重要的事實是， ARM已經在半導體行業中建立起一種基本商業模式——知識產權授權。這種知識產權模式對於ARM而言是如此成功，以至於激發了其他公司來效仿ARM。」
「過去十年中，對嵌入式微處理器內核的使用，已從前沿科技變為在越來越多的新設計中改採用的主流功能。」iSuppli公司 Semiconductor Design Service首席分析師Jordan Selburn表示。「每年基於RISC處理器內核的ASSP 和ASIC出貨量達到數十億，我們預計這個數字會繼續增長，到2011年將達到每年50億。」
「ARM的合作夥伴截止目前的累計出貨量，足以使地球上每一個人擁有一個以上的基於ARM技術的處理器。」ARM公司首席執行官 Warren East表示。「共計100億個基於ARM技術的處理器已投入使用，這是ARM發展歷程中的一個重大里程碑，同時也體現了ARM?處理器架構被全球主要電子公司中的絕大部分改採用，並且用於最廣泛的應用領域這一增長趨勢。」
ARM已經成為全球最大的微處理器知識產權公司，ARM處理器產品線也覆蓋了微處理器應用的每一個領域，從成本非常低的嵌入式微控制器，到應用於要求非常高的網絡、手機和消費娛樂應用的性能非常高的多核處理器。因此，ARM處理器現在已經無處不在，從LG Viewty、諾基亞N95和索尼愛立信P1i智能手機；iPhone和iPod；Garmin、Navman和Tom Tom的便攜式導航系統；柯達照相機；索尼攝像機；任天堂DS掌上遊戲機；到東芝高清數字電視；三星和希捷的硬盤驅動器；博世的汽車剎車系統；惠普打印機；以及Linksys和Netgear的無線路由器。（想瞭解更多基於ARM的產品，請訪問http://www.arm.com/markets。)
「ARM成功地運營了將微處理器技術以知識產權的形式進行授權的商業模式，這非常值得祝賀。」In-Stat微處理器報告時事通訊資深分析師Tom R. Halfhill表示。「雖然ARM並不實際生產或銷售微處理器芯片，但現在全世界已有100億個基於ARM技術的微處理器存在，這全是由ARM的合作夥伴們所實現的。ARM是這種具有革命性的商業模式的早期先鋒，而這種模式也讓ARM的觸角全面深入到整個數字世界。」
「全世界幾乎所有的半導體公司都通過授權獲得了ARM處理器架構，而這也正是ARM的成功之處。」來自分析機構Objective Analysis的Tom Starnes表示。「每一個使用ARM處理器的廠商都用它來滿足自己所關注的市場的需求，這使得基於ARM技術的芯片出貨量遠遠超過了任何一個廠商所能實現的數目。加上運用了ARM技術的移動電話以及例如微控制器這樣一些剛剛開始爆發的新興市場，這一數量還將繼續擴張。以此速度，一年之內我們便會發現這個星球上的每個男人、女人和兒童平均都回使用兩個ARM處理器——當然也有很多非常酷的電子產品。」
「從ARM架構在早期還是一家很小但胸懷大志的公司所擁有的專有CPU起，我就一直以極大的興趣關注著它的成長。從一開始，ARM CPU就很小且具有很高的效率。在當時它也是一款超越時代的CPU。」Semico Research Corp首席科技官Tony Massimini表示。「在為ARM技術尋找合適歸屬的過程中，他們付出了大量的艱辛工作和努力。ARM CPU的成功，不但歸功於其架構的發展，也歸功於為其開發的工具和生態系統。在我看來，同基於ARM技術的處理器的巨大出貨量相比，更重要的事實是， ARM已經在半導體行業中建立起一種基本商業模式——知識產權授權。這種知識產權模式對於ARM而言是如此成功，以至於激發了其他公司來效仿ARM。」
「過去十年中，對嵌入式微處理器內核的使用，已從前沿科技變為在越來越多的新設計中改採用的主流功能。」iSuppli公司 Semiconductor Design Service首席分析師Jordan Selburn表示。「每年基於RISC處理器內核的ASSP 和ASIC出貨量達到數十億，我們預計這個數字會繼續增長，到2011年將達到每年50億。」
2008年1月24日 星期四
Altera新款FPGA具備340K邏輯單元
Altera稍早前推出了內含340K邏輯單元(LE)容量的Stratix III系列FPGA──EP3SL340，採用65奈米製程，可支援DDR3記憶體，介面速率超過1,067Mbps，並具備低功耗特性，適用於通訊、電腦、儲存以及軍事和航太等領域。
Stratix III EP3SL340 FPGA比競爭大容量FPGA性能高出25%，採用Altera的可編程功率消耗技術，將功耗降低了29%。其DDR3記憶體介面速率超過 1,067Mbps，記憶體性能比競爭FPGA方案高出33%。利用340K LE、17Mbits嵌入式記憶體以及575個18 x 18乘法器，能大幅提升系統功能。
Altera表示，Stratix III FPGA能夠和Altera Quartus II設計軟體結合，以大幅縮短編譯時間，更迅速地完成整體時序逼近。利用這一性能，透過Quartus II軟體的高階佈局佈線演算法，高階設計工程師現在能更快地將產品推向市場。
NXP已將Altera的FPGA整合到其原型開發平台中。據NXP半導體資深系統和應用工程師Heiko Ruhlemann表示，在投產之前，硬體和軟體工程師利用NXP原型開發平台在真實條件下對設計進行測試，將可降低設計成本，縮短產品問世時間。而透過早期試用計劃與Altera密切合作，NXP能將EP3SL340無縫整合到NXP原型開發平台中。目前NXP和Philips的幾個業務單位如消費、醫療和照明均採用了NXP原型開發系統。
Stratix III EP3SL340 FPGA比競爭大容量FPGA性能高出25%，採用Altera的可編程功率消耗技術，將功耗降低了29%。其DDR3記憶體介面速率超過 1,067Mbps，記憶體性能比競爭FPGA方案高出33%。利用340K LE、17Mbits嵌入式記憶體以及575個18 x 18乘法器，能大幅提升系統功能。
Altera表示，Stratix III FPGA能夠和Altera Quartus II設計軟體結合，以大幅縮短編譯時間，更迅速地完成整體時序逼近。利用這一性能，透過Quartus II軟體的高階佈局佈線演算法，高階設計工程師現在能更快地將產品推向市場。
NXP已將Altera的FPGA整合到其原型開發平台中。據NXP半導體資深系統和應用工程師Heiko Ruhlemann表示，在投產之前，硬體和軟體工程師利用NXP原型開發平台在真實條件下對設計進行測試，將可降低設計成本，縮短產品問世時間。而透過早期試用計劃與Altera密切合作，NXP能將EP3SL340無縫整合到NXP原型開發平台中。目前NXP和Philips的幾個業務單位如消費、醫療和照明均採用了NXP原型開發系統。
以MCU業務為核心 Renesas積極擴展市場版圖
瑞薩科技(Renesas)是由合併日立公司與三菱公司半導體部門，在2003年所成立的公司。根據IC Insights的數據指出，瑞薩於2006年的營收規模79億美元，名列為全球第八大的半導體公司。同時，在微控制器(MCU)市場，瑞薩的市佔率為23%，全球第一。這間以MCU為核心業務的業者，面對此一前景看好、但競爭者眾的市場，將如何維持競爭優勢，以穩固其領先地位？
瑞薩科技的會長暨CEO伊藤達(Satoru Ito)，自1970年進入日立公司以來，已在半導體領域累積了超過三十年的豐富資歷，而在2005接任瑞薩執行長一職後，他更是積極的帶領這家公司向前邁進。日前在接受《電子工程專輯》的專訪時，伊藤達詳細闡述了瑞薩科技的發展策略，以及他對市場的看法。
請介紹一下目前瑞薩MCU產品的情況，以及身為全球最大的MCU業者，為了保持此一領先地位，您採取的策略是什麼？
MCU是一項應用非常廣泛的產品，幾乎可以用無所不在來形容。也因此，就策略上來說，我們也亦必須提供完整的產品組合，以因應客戶各種不同的需求。就產品來看，我們從低階的4位元、一直到8 /16/32位元產品都涵蓋在內。
目前8位元的Tiny系列、以及16位元CISC-based MCU、32位元的RISC-based SuperH是我們的主力產品，不管從效能、內建快閃記憶體設計、處理器架構等各方面來看，這三項產品都非常有競爭力。同時，16位元MCU是目前佔我們出貨量最多的一項產品。
此外，由於瑞薩是由日立與三菱合併組成的，目前我們的H8系列產品是源自於日立，而M16C/M32C系列是源自於三菱，在做法上，我們致力於維持這兩個產品線能相互互補，以發揮最大的綜效。
而以營收分佈來看，目前MCU與系統解決方案各佔我們35%的營收，其餘分別是通用產品佔20%、其他產品佔10%。而以應用市場來看，行動通訊、個人電腦/多媒體、以及汽車電子共佔65%，其他領域則為35%。也就是說，我們以MCU產品為核心，但鎖定這三大應用市場，開發出完整的系統解決方案，以擴大業務範圍。
針對32位元市場，目前已有許多業者藉由採用ARM或MIPS的核心推出MCU產品，強調可利用現有的軟體生態系統，此趨勢對瑞薩這種採用專屬架構的業者有何影響？您會考慮推出ARM或MIPS核心的產品嗎？
我們已有15年發展內建快閃記憶體MCU產品的歷史，擁有廣大的客戶基礎，也已經建構了完善的第三方軟體、開發套件生態系統。對客戶來說，軟體的重複使用是其重要考量，而我們也會持續開發更多的應用與軟體。市場是很實際的，如果我們夠好，自然會有第三方業者願意與我們合作開發軟體方案，如果我們不好，自然也得不到其他業者的支援。而目前，以我們的廣泛市佔率來看，我們並沒有生態系統建構不足的問題。
ARM核心是很好的產品，我們在3G Genesis手機方案中，也有採用ARM核心來進行SoC的設計。但是，在MCU產品線，我們仍會專注於開發專屬架構，沒有採用ARM或MIPS核心的計畫。所以說，我們同時是ARM核心的使用者，但同時又與它競爭。
為保障客戶的既有投資，提供相容性MCU產品也是目前一主要趨勢，目前瑞薩的16/32位元MCU並不相容，對此瑞薩有任何新的產品規劃嗎？
我們正在開發新一代的CISC-based MCU架構，可提供16/32位元的相容性。除此之外，新架構可比現有產品提升10倍的效能，而其mw/MHz功耗性能可減少一半，內建快閃記憶體容量最大可達4MB，同時，由於程式碼效率提升，也可使核心大小減少三成。
新產品預計2009年第二季開始送樣，這是我們非常重要的新技術。但為確保客戶的既有投資，並重複使用程式碼，新產品亦可與現有產品相容。不過，我們未來將會以此新產品為主力產品，並在不影響客戶生產的前提下，逐漸將既有的16/32位元CISC-based產品線升級至新架構，而8位元和 32位元RISC-based產品則維持不變。
您認為有哪些新興應用會進一步推動MCU市場在亞洲的成長？
首先，我認為安全方面的應用會有廣泛的需求，以手機為例，在日本利用3G手機作為電子錢包已相當普遍，但為了保護資料，SIM卡中需建置安全機制，這是一個龐大的市場，相信除了日本之外，其他地區也會逐漸採用。此外，電子護照亦是一個新興的安全應用。
另一方面，像是電子電表，目前在印度、中國的成長很快，而對台灣來說，電動自行車、摩托車引擎控制系統、LED照明等，這些都是非常具有成長潛力的新興應用。
目前瑞薩有六成的營收仍來自日本市場，您將如何擴大海外業務的成長？您對台灣與中國的市場策略與業務成長目標為何？
的確，增加海外營收是我們很大的一個挑戰。目前，大中華區佔我們的營收大約是15%，而中國約佔8%，其中還包括從其他地區移轉過去的訂單，也就是說，真正來自當地的營收仍非常有限。我們希望能夠在2010年以前，達到中國營收成長一倍的目標。
在策略上，我們在中國成立了設計中心，也與多家第三方設計公司建立合作關係，希望能針對中國市場需求，提供完整的系統解決方案。目前，主要鎖定的是電視、DVD等應用，主打的產品則為8/16位元低階產品。
此外，我們已在北京和蘇州建立後段封測生產線，最近也重新調整了在中國的業務組織運作，主要目的是要提升我們的成本競爭力，我想這是要在中國市場勝出的重要關鍵。
而針對台灣市場，除了PC之外，我們特別鎖定行動多媒體、數位消費性產品、以及包括醫療、汽車電子等MCU市場。台灣目前在PDA、PND (手持式導航裝置)、數位相機、行動電話等多項領域的出貨量，都已居全球的重要地位，這裡的系統設計活動非常活躍，也是我們非常重要的一個市場。
針對晶片製造，您對目前盛行的輕晶圓廠策略有何看法？瑞薩會朝此方向移轉嗎？
我認為輕晶圓廠是一個概念，並沒有明確的定義，到底怎樣做才是真正的輕晶圓化。就我來看，既然外部有可用的資源與產能，如果能夠更好的運用，使公司自有產能與委外製造能夠有更好的結合與搭配，沒有理由不用外部資源。但我們仍會堅持先進製程與嵌入式快閃記憶體等專屬製程技術自行研發的原則。
目前65奈米、45奈米製程技術的發展情況如何？投產的時程為何？
我們去年十月就已經開始提供65奈米的SH-Mobile G3樣品，預計08年會計年度(08年4月至09年3月)進入量產。至於45奈米，我們是與Matsushita合作開發，預計今年開始提供45奈米的行動SoC產品樣本，09年會計年度進入量產。此外，我們目前正在研發一能夠整合音訊、視訊、多重標準的多媒體SoC平台，便是以45奈米技術為基礎。對我們提供高效能的多媒體技術來說，45奈米技術將是一非常重要的關鍵。至於32奈米，是否會持續與Matsushita合作，目前尚未決定，只能說這是很重要的方案之一。不過，如我所說的，自行開發先進製程技術，將會是我們一貫的策略。
身為全球前十大半導體公司的領導者，您認為工作上最大的挑戰是什麼？
(他笑著說)當然是要讓公司的業績持續成長。近年來，我致力於精簡RD、業務組織，使公司的營運更有效率，也因此，雖然我們之前退出快閃記憶體業務，使公司的營收受到衝擊，但由於SoC、MCU產品的成長，彌補了這一部分的減少，也使得公司的獲利有較佳的表現。但是，老實說，與TI相比，我們的獲利率還是不夠好，這是我們還需要努力的。所以，如何使公司營運績效更佳、獲利能力更好，我想這是我的最大挑戰，但同時這也是我的該做的事。
伊藤 達
現任職位： 株式會社瑞薩科技 會長＆CEO
教育背景：
1968年3月 東京大學工學部物理工學科畢業
1970年3月 東京大學工學院 工學系碩士課程應用物理學專業畢業
個人經歷：
2006年4月 擔任株式會社瑞薩科技 會長&CEO
2003年4月 擔任株式會社瑞薩科技 社長&COO
2000年10月 擔任株式會社日立製作所 理事、日立半導體(美國)公司 會長&CEO
1970年4月 進入株式會社日立製作所
作者： 勾淑婉
相關信息
瑞薩科技的會長暨CEO伊藤達(Satoru Ito)，自1970年進入日立公司以來，已在半導體領域累積了超過三十年的豐富資歷，而在2005接任瑞薩執行長一職後，他更是積極的帶領這家公司向前邁進。日前在接受《電子工程專輯》的專訪時，伊藤達詳細闡述了瑞薩科技的發展策略，以及他對市場的看法。
請介紹一下目前瑞薩MCU產品的情況，以及身為全球最大的MCU業者，為了保持此一領先地位，您採取的策略是什麼？
MCU是一項應用非常廣泛的產品，幾乎可以用無所不在來形容。也因此，就策略上來說，我們也亦必須提供完整的產品組合，以因應客戶各種不同的需求。就產品來看，我們從低階的4位元、一直到8 /16/32位元產品都涵蓋在內。
目前8位元的Tiny系列、以及16位元CISC-based MCU、32位元的RISC-based SuperH是我們的主力產品，不管從效能、內建快閃記憶體設計、處理器架構等各方面來看，這三項產品都非常有競爭力。同時，16位元MCU是目前佔我們出貨量最多的一項產品。
此外，由於瑞薩是由日立與三菱合併組成的，目前我們的H8系列產品是源自於日立，而M16C/M32C系列是源自於三菱，在做法上，我們致力於維持這兩個產品線能相互互補，以發揮最大的綜效。
而以營收分佈來看，目前MCU與系統解決方案各佔我們35%的營收，其餘分別是通用產品佔20%、其他產品佔10%。而以應用市場來看，行動通訊、個人電腦/多媒體、以及汽車電子共佔65%，其他領域則為35%。也就是說，我們以MCU產品為核心，但鎖定這三大應用市場，開發出完整的系統解決方案，以擴大業務範圍。
針對32位元市場，目前已有許多業者藉由採用ARM或MIPS的核心推出MCU產品，強調可利用現有的軟體生態系統，此趨勢對瑞薩這種採用專屬架構的業者有何影響？您會考慮推出ARM或MIPS核心的產品嗎？
我們已有15年發展內建快閃記憶體MCU產品的歷史，擁有廣大的客戶基礎，也已經建構了完善的第三方軟體、開發套件生態系統。對客戶來說，軟體的重複使用是其重要考量，而我們也會持續開發更多的應用與軟體。市場是很實際的，如果我們夠好，自然會有第三方業者願意與我們合作開發軟體方案，如果我們不好，自然也得不到其他業者的支援。而目前，以我們的廣泛市佔率來看，我們並沒有生態系統建構不足的問題。
ARM核心是很好的產品，我們在3G Genesis手機方案中，也有採用ARM核心來進行SoC的設計。但是，在MCU產品線，我們仍會專注於開發專屬架構，沒有採用ARM或MIPS核心的計畫。所以說，我們同時是ARM核心的使用者，但同時又與它競爭。
為保障客戶的既有投資，提供相容性MCU產品也是目前一主要趨勢，目前瑞薩的16/32位元MCU並不相容，對此瑞薩有任何新的產品規劃嗎？
我們正在開發新一代的CISC-based MCU架構，可提供16/32位元的相容性。除此之外，新架構可比現有產品提升10倍的效能，而其mw/MHz功耗性能可減少一半，內建快閃記憶體容量最大可達4MB，同時，由於程式碼效率提升，也可使核心大小減少三成。
新產品預計2009年第二季開始送樣，這是我們非常重要的新技術。但為確保客戶的既有投資，並重複使用程式碼，新產品亦可與現有產品相容。不過，我們未來將會以此新產品為主力產品，並在不影響客戶生產的前提下，逐漸將既有的16/32位元CISC-based產品線升級至新架構，而8位元和 32位元RISC-based產品則維持不變。
您認為有哪些新興應用會進一步推動MCU市場在亞洲的成長？
首先，我認為安全方面的應用會有廣泛的需求，以手機為例，在日本利用3G手機作為電子錢包已相當普遍，但為了保護資料，SIM卡中需建置安全機制，這是一個龐大的市場，相信除了日本之外，其他地區也會逐漸採用。此外，電子護照亦是一個新興的安全應用。
另一方面，像是電子電表，目前在印度、中國的成長很快，而對台灣來說，電動自行車、摩托車引擎控制系統、LED照明等，這些都是非常具有成長潛力的新興應用。
目前瑞薩有六成的營收仍來自日本市場，您將如何擴大海外業務的成長？您對台灣與中國的市場策略與業務成長目標為何？
的確，增加海外營收是我們很大的一個挑戰。目前，大中華區佔我們的營收大約是15%，而中國約佔8%，其中還包括從其他地區移轉過去的訂單，也就是說，真正來自當地的營收仍非常有限。我們希望能夠在2010年以前，達到中國營收成長一倍的目標。
在策略上，我們在中國成立了設計中心，也與多家第三方設計公司建立合作關係，希望能針對中國市場需求，提供完整的系統解決方案。目前，主要鎖定的是電視、DVD等應用，主打的產品則為8/16位元低階產品。
此外，我們已在北京和蘇州建立後段封測生產線，最近也重新調整了在中國的業務組織運作，主要目的是要提升我們的成本競爭力，我想這是要在中國市場勝出的重要關鍵。
而針對台灣市場，除了PC之外，我們特別鎖定行動多媒體、數位消費性產品、以及包括醫療、汽車電子等MCU市場。台灣目前在PDA、PND (手持式導航裝置)、數位相機、行動電話等多項領域的出貨量，都已居全球的重要地位，這裡的系統設計活動非常活躍，也是我們非常重要的一個市場。
針對晶片製造，您對目前盛行的輕晶圓廠策略有何看法？瑞薩會朝此方向移轉嗎？
我認為輕晶圓廠是一個概念，並沒有明確的定義，到底怎樣做才是真正的輕晶圓化。就我來看，既然外部有可用的資源與產能，如果能夠更好的運用，使公司自有產能與委外製造能夠有更好的結合與搭配，沒有理由不用外部資源。但我們仍會堅持先進製程與嵌入式快閃記憶體等專屬製程技術自行研發的原則。
目前65奈米、45奈米製程技術的發展情況如何？投產的時程為何？
我們去年十月就已經開始提供65奈米的SH-Mobile G3樣品，預計08年會計年度(08年4月至09年3月)進入量產。至於45奈米，我們是與Matsushita合作開發，預計今年開始提供45奈米的行動SoC產品樣本，09年會計年度進入量產。此外，我們目前正在研發一能夠整合音訊、視訊、多重標準的多媒體SoC平台，便是以45奈米技術為基礎。對我們提供高效能的多媒體技術來說，45奈米技術將是一非常重要的關鍵。至於32奈米，是否會持續與Matsushita合作，目前尚未決定，只能說這是很重要的方案之一。不過，如我所說的，自行開發先進製程技術，將會是我們一貫的策略。
身為全球前十大半導體公司的領導者，您認為工作上最大的挑戰是什麼？
(他笑著說)當然是要讓公司的業績持續成長。近年來，我致力於精簡RD、業務組織，使公司的營運更有效率，也因此，雖然我們之前退出快閃記憶體業務，使公司的營收受到衝擊，但由於SoC、MCU產品的成長，彌補了這一部分的減少，也使得公司的獲利有較佳的表現。但是，老實說，與TI相比，我們的獲利率還是不夠好，這是我們還需要努力的。所以，如何使公司營運績效更佳、獲利能力更好，我想這是我的最大挑戰，但同時這也是我的該做的事。
伊藤 達
現任職位： 株式會社瑞薩科技 會長＆CEO
教育背景：
1968年3月 東京大學工學部物理工學科畢業
1970年3月 東京大學工學院 工學系碩士課程應用物理學專業畢業
個人經歷：
2006年4月 擔任株式會社瑞薩科技 會長&CEO
2003年4月 擔任株式會社瑞薩科技 社長&COO
2000年10月 擔任株式會社日立製作所 理事、日立半導體(美國)公司 會長&CEO
1970年4月 進入株式會社日立製作所
作者： 勾淑婉
相關信息
另類觀點：你去了CES「動物園」嗎？
美國的拉斯維加斯有些特色會讓人聯想到動物園──街道上游盪的人群、各色人種身穿色彩艷麗的服裝、大庭廣眾之下的野性呼喚…而每年一月的國際消費性電子展(CES)期間，這種感覺都會變得更加強烈──也許是因為一個個的參展攤位更像是動物園景象的關係。
那些參展商都有像是動物園中那些圈養動物的茫然神態，被限制在一個狹小空間內，小得難以保證其身心健康；每個人都看起來精神不濟或毫無生氣…而最糟糕的是，就像是動物園裏的動物一樣，他們看起來都很「不自然」。
所以現在我終於了解，動物園裡的動物要是出現在現實生活會是怎樣。動物園裏面的動物行動遲緩、蓬頭垢面，或者躲在水泥籠子裏呼呼大睡，然而在這個包括Discovery、國家地理頻道、動物星球等播放的節目都已經開始邁向高畫質的時代，我們都曾在電視上飽覽動物們多采多姿的生活──魚鷹俯衝向大海叼起銀魚、然後拍動泛著光芒的翅膀消失在陽光裏；還有北極熊跳進冰洋打算捕捉白鯨…
唉…當我們去動物園時，根本看不到什麼新鮮事物，而CES也是如此。
正如我親眼所見，CES首日是冗長乏味的記者會，而第二天則是「專題演說」，然後第三天、第四天…都差不多；我努力地想著1967年以來消費性電子領域中的新發明…然而這些讓14萬人齊集「Sin City (拉斯維加斯別名)」、引頸期盼的光輝成果，最後僅被歸結為六類家用產品──電話、電視、唱片專輯、高傳真(hi-fi)、照相機與家庭電影？
等等…你可能會說，那GPS怎麼樣？而我的回答是：別傻了！你沒聽過Telstar (通訊衛星)嗎？從第一屆CES以來的41年裏，舊玩意兒都有了新媒介和新技術，他們的“機型外觀”進化了，從類比走向數位，從金屬導線變成了光纖，又變成了無線，但基本上根本就是同樣的東西。
總之就是：電話、電視、唱片專輯、高傳真(hi-fi)、照相機與家庭電影。
消費性電子協會(Consumer Electronics Association)的終身總裁Gary Shapiro，在CES上致開幕辭時即警告說，他那像動物園一樣的產業正面臨絕種的威脅。Shapiro的演說詳述了這種可怕的危險，並表示在他們在能夠遷移到耶誕假期前的「肥沃之土」前，美國國會可望消滅“自由貿易(free trade)”並殺死數以千計的無辜產品。
對此我一笑置之；在2008年的美國掠奪性資本主義(predatory capitalism)世界擔心自由貿易，有點像在全球結婚率最高的國家中、最熱衷結婚的城市裡高唱“捍衛婚姻”。而Shapiro並沒有提到，有不少消費性電子種類已經像是原始生物那樣消失了。
至少有20年了，美國境內沒有生產過一台電視；諸如Samsung和LG等CES參展大廠，過去被視為「低價韓國貨生產商」，但現在他們是最先進HDTV供應商。這讓我想到，如果稍微少一些“自由貿易”，而Shapiro能多努力一點，則Admiral、Zenith和Curtis- Mathes等美國本土廠牌，就不會發出這些過時和愚蠢的言論。
雖然提出了有關絕種與對“自由貿易”的批評，Shapiro在CES的主要任務是炒熱氣氛；他齜牙咧嘴、蹦蹦跳跳，熱情有勁地預告六種“未來重點產品”，並介紹了Bill Gates、Nick Negroponte等業界重量級人物，舉動有點像是嗑了藥似的。
看了一會Shapiro的表演之後，我開始對這個人產生惻隱之心…他看起來確實顯得老了一歲，鬢角的白頭髮多了一點、有些憔悴；也許他也開始厭倦了──厭倦了推銷這些新瓶裝舊酒的技術、老狗變的新把戲？如果他真的倦了，這也是他應得的。
在一場Philips的記者會上，該公司的講者談論有關「使用者體驗」的陳腔濫調，讓我的筆記越記越沒力。他們說希望讓消費者擁有自己的「風格」，而且他們將讓這種風格更智慧、輕薄與「女性化(feminine)」。
避開談論平面電視的像素、解析度等通常較穩當的議題，他們將焦點集中在電視機的設計，並且用了幾張有清涼美女的幻燈片，強調希望消費者看他們家的電視將是一種令人陶醉、且可完全融入的、充滿感情的體驗，並號稱他們的產品擁有「難以置信的獨特設計」。
而我，專心地看了每一張簡報幻燈片，沉浸其中…然後終於從那些清涼照片裡面歸納出了重點，我的筆記本上潦草地寫著：「圓角(round corners)」──這就是一年一度拉斯維加斯大拜拜的盛況；穿著絲襯衫的荷蘭人談論有著圓角的矩形(電視機)，好像他們是花花公子雜誌的創辦人 Hugh Hefner一樣。
而在同時，就像那些在動物園裡的無助動物一樣，沒有人喊出隨著CES一天天過去而逐漸逼近的一個問題──你到底何時要逃出去？
(參考原文： Commentary: Observing the herd at CES)
(本文作者David Benjamin為來往美國與歐洲的小說家、新聞工作者，不定期為美國版EETimes撰寫科技專欄，不過通常是以「反科技」的觀點出發。)
那些參展商都有像是動物園中那些圈養動物的茫然神態，被限制在一個狹小空間內，小得難以保證其身心健康；每個人都看起來精神不濟或毫無生氣…而最糟糕的是，就像是動物園裏的動物一樣，他們看起來都很「不自然」。
所以現在我終於了解，動物園裡的動物要是出現在現實生活會是怎樣。動物園裏面的動物行動遲緩、蓬頭垢面，或者躲在水泥籠子裏呼呼大睡，然而在這個包括Discovery、國家地理頻道、動物星球等播放的節目都已經開始邁向高畫質的時代，我們都曾在電視上飽覽動物們多采多姿的生活──魚鷹俯衝向大海叼起銀魚、然後拍動泛著光芒的翅膀消失在陽光裏；還有北極熊跳進冰洋打算捕捉白鯨…
唉…當我們去動物園時，根本看不到什麼新鮮事物，而CES也是如此。
正如我親眼所見，CES首日是冗長乏味的記者會，而第二天則是「專題演說」，然後第三天、第四天…都差不多；我努力地想著1967年以來消費性電子領域中的新發明…然而這些讓14萬人齊集「Sin City (拉斯維加斯別名)」、引頸期盼的光輝成果，最後僅被歸結為六類家用產品──電話、電視、唱片專輯、高傳真(hi-fi)、照相機與家庭電影？
等等…你可能會說，那GPS怎麼樣？而我的回答是：別傻了！你沒聽過Telstar (通訊衛星)嗎？從第一屆CES以來的41年裏，舊玩意兒都有了新媒介和新技術，他們的“機型外觀”進化了，從類比走向數位，從金屬導線變成了光纖，又變成了無線，但基本上根本就是同樣的東西。
總之就是：電話、電視、唱片專輯、高傳真(hi-fi)、照相機與家庭電影。
消費性電子協會(Consumer Electronics Association)的終身總裁Gary Shapiro，在CES上致開幕辭時即警告說，他那像動物園一樣的產業正面臨絕種的威脅。Shapiro的演說詳述了這種可怕的危險，並表示在他們在能夠遷移到耶誕假期前的「肥沃之土」前，美國國會可望消滅“自由貿易(free trade)”並殺死數以千計的無辜產品。
對此我一笑置之；在2008年的美國掠奪性資本主義(predatory capitalism)世界擔心自由貿易，有點像在全球結婚率最高的國家中、最熱衷結婚的城市裡高唱“捍衛婚姻”。而Shapiro並沒有提到，有不少消費性電子種類已經像是原始生物那樣消失了。
至少有20年了，美國境內沒有生產過一台電視；諸如Samsung和LG等CES參展大廠，過去被視為「低價韓國貨生產商」，但現在他們是最先進HDTV供應商。這讓我想到，如果稍微少一些“自由貿易”，而Shapiro能多努力一點，則Admiral、Zenith和Curtis- Mathes等美國本土廠牌，就不會發出這些過時和愚蠢的言論。
雖然提出了有關絕種與對“自由貿易”的批評，Shapiro在CES的主要任務是炒熱氣氛；他齜牙咧嘴、蹦蹦跳跳，熱情有勁地預告六種“未來重點產品”，並介紹了Bill Gates、Nick Negroponte等業界重量級人物，舉動有點像是嗑了藥似的。
看了一會Shapiro的表演之後，我開始對這個人產生惻隱之心…他看起來確實顯得老了一歲，鬢角的白頭髮多了一點、有些憔悴；也許他也開始厭倦了──厭倦了推銷這些新瓶裝舊酒的技術、老狗變的新把戲？如果他真的倦了，這也是他應得的。
在一場Philips的記者會上，該公司的講者談論有關「使用者體驗」的陳腔濫調，讓我的筆記越記越沒力。他們說希望讓消費者擁有自己的「風格」，而且他們將讓這種風格更智慧、輕薄與「女性化(feminine)」。
避開談論平面電視的像素、解析度等通常較穩當的議題，他們將焦點集中在電視機的設計，並且用了幾張有清涼美女的幻燈片，強調希望消費者看他們家的電視將是一種令人陶醉、且可完全融入的、充滿感情的體驗，並號稱他們的產品擁有「難以置信的獨特設計」。
而我，專心地看了每一張簡報幻燈片，沉浸其中…然後終於從那些清涼照片裡面歸納出了重點，我的筆記本上潦草地寫著：「圓角(round corners)」──這就是一年一度拉斯維加斯大拜拜的盛況；穿著絲襯衫的荷蘭人談論有著圓角的矩形(電視機)，好像他們是花花公子雜誌的創辦人 Hugh Hefner一樣。
而在同時，就像那些在動物園裡的無助動物一樣，沒有人喊出隨著CES一天天過去而逐漸逼近的一個問題──你到底何時要逃出去？
(參考原文： Commentary: Observing the herd at CES)
(本文作者David Benjamin為來往美國與歐洲的小說家、新聞工作者，不定期為美國版EETimes撰寫科技專欄，不過通常是以「反科技」的觀點出發。)
2008年1月21日 星期一
安富利和賽靈思在新加坡高等學院建立第一個可編程邏輯解決方案實驗室 設在共和理工學院的新機構旨在促進當地學生的技朮教育
新加坡, 1月21日 /新華美通/ -- 環球領先電子元件分銷商安富利公司 null 旗下運營機構安富利電子元件部 (Avnet Electronics Marketing) 與全球領先的可編程邏輯解決方案提供商賽靈思公司 null 在新加坡的共和理工學院 (Republic Polytechnic) 設立專門的設計培訓實驗室，為工程專業學生提供動手實驗的機會。
(Logo: null )
該實驗室由賽靈思公司投入資金，安富利電子元件部委派經驗丰富的現場應用工程師教授所有培訓課程，包括為學生和客戶每月舉辦的研討會。學生和教職人員將有機會在實驗室接受不同主題的培訓，參加各種主題研討會，包括各種用戶應用的開發和嵌入式系統設計等。
安富利電子元件部亞洲區高級市場部總監黃昌國先生表示：「安富利認為滿足年青人的教育需求不僅要給他們提供技朮知識，讓他們了解如何以創新精神來解決難題也很重要。共和理工學院的實驗室將為學生提供獨特的機會，助其更全面了解飛速變化的 FPGA 領域的最新技朮創新，讓他們具備必要的實際知識，以應對未來職業生涯中可能遇到的設計挑戰。」
共和理工學院工程學院院長鄺耀振先生 (Fong Yew Chan) 表示：「成立共和理工學院-賽靈思可編程邏輯方案實驗室能為教工和學生提供必要的基本知識，作為他們從事激動人心的開發工作，如數字娛樂系統、便攜式多媒體設備和人機交互設備的硬件加速等領域開發的基礎。我們希望這個實驗室能成為可編程邏輯方案領域一流的實驗室，在學生、教職員工和業界的共同努力下，創造 FPGA 創新應用的新局面。」
安富利電子元件部南亞區總裁林國基 (Keith Lam) 表示：「共和理工學院的技朮教育氛圍，加上戰略合作夥伴賽靈思的全力配合，我們很高興能以我們的專業知識來促進本地學生的技朮教育。」
賽靈思亞太區企業方案營銷經理何建德先生表示：「聯合實驗室將成為共和理工學院‘以問題為中心’教學理念 (problem-based learning) 的完美補充。學生能利用業界領先的芯片和軟件工具來實現數字娛樂應用中實際的音視頻設計項目，從而發展他們的工程技巧。賽靈思作為全球領先的可編程解決方案供應商，致力於以不斷提升的可編程技朮要求來培訓新加坡和全亞洲未來的工程師。」
這是繼安富利電子元件部和賽靈思聯合成功舉辦 X-Fest 全球系列研討會後進行的最新項目。X-Fest 全球系列研討會於2007年在中國啟動，並在全亞洲和美國、歐洲的多個城市舉辦。
安富利電子元件部簡介
安富利電子元件部是安富利公司旗下的運營機構。安富利公司 (NSYE: AVT) 是財富500強企業，總部位於美國鳳凰城，為全球70多個國家的客戶服務，是全球最大的技朮行銷、分銷及服務公司之一，2007財政年度的銷售收入超過156.8億美元。
在全球增長最快的電子市場 -- 亞太地區，安富利電子元件部的地位舉足輕重。公司亞太區總部位於新加坡，在亞洲10個國家設有40多家銷售機構，分銷半導體、互連、無源和機電元件，為原始設備制造商 (OEMs)、電子制造服務 (EMS) 供應商及中小企業等不同客戶服務，提供相關的設計鏈和供應鏈支持。公司網站 null 。
賽靈思簡介
Xilinx 公司是全球可編程邏輯解決方案的領軍廠商。了解更詳細信息，請訪問 null 。
消息來源 安富利電子元件部
【美通社/新加坡】
(Logo: null )
該實驗室由賽靈思公司投入資金，安富利電子元件部委派經驗丰富的現場應用工程師教授所有培訓課程，包括為學生和客戶每月舉辦的研討會。學生和教職人員將有機會在實驗室接受不同主題的培訓，參加各種主題研討會，包括各種用戶應用的開發和嵌入式系統設計等。
安富利電子元件部亞洲區高級市場部總監黃昌國先生表示：「安富利認為滿足年青人的教育需求不僅要給他們提供技朮知識，讓他們了解如何以創新精神來解決難題也很重要。共和理工學院的實驗室將為學生提供獨特的機會，助其更全面了解飛速變化的 FPGA 領域的最新技朮創新，讓他們具備必要的實際知識，以應對未來職業生涯中可能遇到的設計挑戰。」
共和理工學院工程學院院長鄺耀振先生 (Fong Yew Chan) 表示：「成立共和理工學院-賽靈思可編程邏輯方案實驗室能為教工和學生提供必要的基本知識，作為他們從事激動人心的開發工作，如數字娛樂系統、便攜式多媒體設備和人機交互設備的硬件加速等領域開發的基礎。我們希望這個實驗室能成為可編程邏輯方案領域一流的實驗室，在學生、教職員工和業界的共同努力下，創造 FPGA 創新應用的新局面。」
安富利電子元件部南亞區總裁林國基 (Keith Lam) 表示：「共和理工學院的技朮教育氛圍，加上戰略合作夥伴賽靈思的全力配合，我們很高興能以我們的專業知識來促進本地學生的技朮教育。」
賽靈思亞太區企業方案營銷經理何建德先生表示：「聯合實驗室將成為共和理工學院‘以問題為中心’教學理念 (problem-based learning) 的完美補充。學生能利用業界領先的芯片和軟件工具來實現數字娛樂應用中實際的音視頻設計項目，從而發展他們的工程技巧。賽靈思作為全球領先的可編程解決方案供應商，致力於以不斷提升的可編程技朮要求來培訓新加坡和全亞洲未來的工程師。」
這是繼安富利電子元件部和賽靈思聯合成功舉辦 X-Fest 全球系列研討會後進行的最新項目。X-Fest 全球系列研討會於2007年在中國啟動，並在全亞洲和美國、歐洲的多個城市舉辦。
安富利電子元件部簡介
安富利電子元件部是安富利公司旗下的運營機構。安富利公司 (NSYE: AVT) 是財富500強企業，總部位於美國鳳凰城，為全球70多個國家的客戶服務，是全球最大的技朮行銷、分銷及服務公司之一，2007財政年度的銷售收入超過156.8億美元。
在全球增長最快的電子市場 -- 亞太地區，安富利電子元件部的地位舉足輕重。公司亞太區總部位於新加坡，在亞洲10個國家設有40多家銷售機構，分銷半導體、互連、無源和機電元件，為原始設備制造商 (OEMs)、電子制造服務 (EMS) 供應商及中小企業等不同客戶服務，提供相關的設計鏈和供應鏈支持。公司網站 null 。
賽靈思簡介
Xilinx 公司是全球可編程邏輯解決方案的領軍廠商。了解更詳細信息，請訪問 null 。
消息來源 安富利電子元件部
【美通社/新加坡】
08年台灣IC設計業成長趨緩 利基市場值得關注
根據美林證券(Merrill Lynch)日前發佈的研究報告指出，由於缺乏新的殺手級應用，以及受到美國不景氣的影響，今年台灣IC設計產業的成長力道將較去年減緩。預估今年的成長率將從去年的18%，降低為11~12%。但是在包括手機TFT驅動、電源IC、以及低價筆電晶片等領域的發展，仍值得關注。
美林證券指出，去年台灣上市IC設計公司的總營收從2006年的2,480億元台幣上升到2,950億元台幣，年成長率為18%。主要的成長力量來自手機基頻、DTV/STB IC、電源IC，以及PC週邊晶片，因而抵銷了因為PC相關晶片以及消費性晶片(DVD/VCD)需求減緩的影響。
對於今年各市場的展望，美林證券認為，整體PC市場仍會有微幅成長，成長率為12.2%。而在硬體方面，除了WiMax之外，從Intel的藍圖中並未看到許多新的功能，而WiMax在真正起飛前，仍有許多挑戰待克服。至於軟體方面，美林證券並不認為Windows Vista會在今年有顯著成長。
至於手機市場，美林證券預測，今年的成長率將從去年的16.6%下降到12.4%。雖然行動數據服務表現仍然強勁，但這僅會推動高階智慧型手機的需求。美林認為，如果行動電視服務或是定位服務(location-based service)能夠更臻成熟，才有可能刺激換機需求，使手機市場有更顯著的成長。
目前，手機市場的最大變數是中國。針對中國手機市場的發展，美林指出，在聯發科與瑞昱先後調降其獲利預估後，中國宏觀調控措施對市場的影響，正成為一隱憂。此情況可能要等到奧運之前，從屆時的市場需求情形來看，才能對中國今年的市場成長力道做出更正確的判斷。
而在消費性市場方面，美林認為，平面電視仍是焦點，銷售量將持續增加。但是，由於平均售價(ASP)持續下滑，台灣的IC設計公司可能不會因此而受益太多。至於其他的消費性產品，美林表示，目前尚未看到會有強勁成長的產品。像是，由於標準之爭，藍光與HD-DVD應用今年還是可能無法起飛。而在高階玩具方面，今年似乎也沒有太多的新機型開發計畫。
也因此，雖然在缺乏能夠全面推動市場成長的新應用下，但是美林認為，有一些利基型的應用市場仍是值得關注的，而台灣的IC設計公司也有可能因取得市佔率而受惠。這些領域包括：
手機TFT驅動IC：受到來自一線手機客戶，包括Nokia和Motorola的新訂單加持，台灣手機TFT模組公司的市佔率可望在今年成長到超過三成。這對台灣的IC業者來說，應該會是一個好消息。
電源IC：美林認為，來自包括LCD面板、數位相機和網路設備等應用需求，台灣電源IC公司應可獲得更多的市佔率。特別是在 LED驅動IC部分，由於LED背光、照明、顯示等應用的興起，將會帶來更多的商機。而台灣設計業者在這些市場的市佔率仍然不高。美林認為，在未來幾年內，這將是台灣設計業者的很好商機。
低價筆記型電腦IC：由於華碩推出售價在美金400元以下的EeePC，而受到市場歡迎，美林預期其他的PC業者也將會在今年陸續推出類似產品，競逐低價筆電這個市場。而台灣的IC設計業者，由於成本優勢，將能夠受惠於此一趨勢。
儘管對今年的成長持保守態度，但是美林對台灣設計業者的長期成長，仍持正面態度。
美林認為，在2008年之後，包括GPS、SSD(固態硬碟)、PLC(電源線通訊)、BLD(藍光雷射光碟)等應用，都將會從2009年起開始起飛，而台灣業者在這些領域的佈局，可望使台灣IC設計產業會在2009年有更好的表現。
美林證券指出，去年台灣上市IC設計公司的總營收從2006年的2,480億元台幣上升到2,950億元台幣，年成長率為18%。主要的成長力量來自手機基頻、DTV/STB IC、電源IC，以及PC週邊晶片，因而抵銷了因為PC相關晶片以及消費性晶片(DVD/VCD)需求減緩的影響。
對於今年各市場的展望，美林證券認為，整體PC市場仍會有微幅成長，成長率為12.2%。而在硬體方面，除了WiMax之外，從Intel的藍圖中並未看到許多新的功能，而WiMax在真正起飛前，仍有許多挑戰待克服。至於軟體方面，美林證券並不認為Windows Vista會在今年有顯著成長。
至於手機市場，美林證券預測，今年的成長率將從去年的16.6%下降到12.4%。雖然行動數據服務表現仍然強勁，但這僅會推動高階智慧型手機的需求。美林認為，如果行動電視服務或是定位服務(location-based service)能夠更臻成熟，才有可能刺激換機需求，使手機市場有更顯著的成長。
目前，手機市場的最大變數是中國。針對中國手機市場的發展，美林指出，在聯發科與瑞昱先後調降其獲利預估後，中國宏觀調控措施對市場的影響，正成為一隱憂。此情況可能要等到奧運之前，從屆時的市場需求情形來看，才能對中國今年的市場成長力道做出更正確的判斷。
而在消費性市場方面，美林認為，平面電視仍是焦點，銷售量將持續增加。但是，由於平均售價(ASP)持續下滑，台灣的IC設計公司可能不會因此而受益太多。至於其他的消費性產品，美林表示，目前尚未看到會有強勁成長的產品。像是，由於標準之爭，藍光與HD-DVD應用今年還是可能無法起飛。而在高階玩具方面，今年似乎也沒有太多的新機型開發計畫。
也因此，雖然在缺乏能夠全面推動市場成長的新應用下，但是美林認為，有一些利基型的應用市場仍是值得關注的，而台灣的IC設計公司也有可能因取得市佔率而受惠。這些領域包括：
手機TFT驅動IC：受到來自一線手機客戶，包括Nokia和Motorola的新訂單加持，台灣手機TFT模組公司的市佔率可望在今年成長到超過三成。這對台灣的IC業者來說，應該會是一個好消息。
電源IC：美林認為，來自包括LCD面板、數位相機和網路設備等應用需求，台灣電源IC公司應可獲得更多的市佔率。特別是在 LED驅動IC部分，由於LED背光、照明、顯示等應用的興起，將會帶來更多的商機。而台灣設計業者在這些市場的市佔率仍然不高。美林認為，在未來幾年內，這將是台灣設計業者的很好商機。
低價筆記型電腦IC：由於華碩推出售價在美金400元以下的EeePC，而受到市場歡迎，美林預期其他的PC業者也將會在今年陸續推出類似產品，競逐低價筆電這個市場。而台灣的IC設計業者，由於成本優勢，將能夠受惠於此一趨勢。
儘管對今年的成長持保守態度，但是美林對台灣設計業者的長期成長，仍持正面態度。
美林認為，在2008年之後，包括GPS、SSD(固態硬碟)、PLC(電源線通訊)、BLD(藍光雷射光碟)等應用，都將會從2009年起開始起飛，而台灣業者在這些領域的佈局，可望使台灣IC設計產業會在2009年有更好的表現。
Xilinx四款全新Spartan-3A FPGA器件
可編程邏輯器件（PLD）供應商賽靈思公司（Xilinx）宣佈推出其最新的90nm低成本Spartan-3A FPGA器件。針對數字顯示、機頂盒以及無線路由器等應用而優化的這些小封裝器件滿足了業界對更小器件封裝尺寸的需求，為成本極為敏感的消費電子設計提供將更好的支持。
Spartan-3系列平台：低成本消費應用的首選
賽靈思在大批量消費應用領域所取得的成功很大程度上依賴於其Spartan系列的靈活性和成本優勢。Spartan系列自1998年推出以來，營收已經從零份額增長到超過公司總營收的25%。Xilinx Spartan-3系列支持業界最廣泛的I/O標準（26種），結合獨特的電源配置功能和防克隆安全優勢，目前已經成為全球應用最廣泛的低成本FPGA。累積營收超過20億美元。
「賽靈思提供的定製解決方案旨在滿足高速增長的目標市場和應用的需求。」主要市場研究企業iSuppli公司半導體設計首席分析師 Jordan Selburn說，「通過為消費應用設計師提供包括器件、IP和開發板在內的交鑰匙式解決方案，賽靈思公司將在這一高度競爭市場中處於更有利的位置，並獲得進一步發展。」
降低系統成本多達50%
通過提供業界最廣泛的器件封裝選擇、最全面的IP庫（8倍）以及廣泛的成品開發板，賽靈思公司全面的解決方案避免了對額外標準板級器件的需要，因此與競爭FPGA相比，可以使總體系統成本降低多達50%, 外部元器件的減少還可提供系統可靠性。
按需即時節能模式
通過內建的雙電源管理模式，賽靈思Spartan-3 FPGA提供了業界領先的電源管理解決方案，支持即時電源節約，不需要外部器件，如穩壓器、散熱器以及緩衝器等。賽靈思Spartan-3A FPGA在待機模式和睡眠模式下，靜態功耗降低分別高達40%和99%。待機模式將靜態電流降到最低狀態，同時保持所有信息在PFGA器件內。這一模式提供了快速喚醒時間和系統級同步，利用一個喚醒引腳來指示狀態，可編程定時器可用來延遲內部和輸出喚醒狀態，直至系統就緒。
利用獨特的幾乎完全關閉功能，睡眠模式消耗最低的幾乎0mA的靜態功耗。
DeviceDNA技術支持低成本設計安全性
賽靈思Spartan-3A和3AN器件提供獨特的DeviceDNA序列碼。這一永久ID標識碼為硬件和軟件IP提供保護，為設計人員提供了靈活性，使他們可以通過定製算法來實現認證、阻止克隆行為並控制IP激活狀態。與ATM交易類似，卡和引腳組合生成的動態值與存儲數字相比較，用於授權或拒絕交易的進行。
價格和供貨情況
賽靈思公司這次新推出四款Spartan-3A小尺寸器件。現在提供所有四款器件的工程樣品。預計於2008年量產的XC3S50A和XC3S200A（VQ100封裝）價格將分別低於$1.50 和 $3.00。採用FT256 封裝的XC3S700A 和 XC3S1400A價格將低於 $6.00 和 $9.00。所有價格都指在10萬件批量時的單價。
Spartan-3系列平台：低成本消費應用的首選
賽靈思在大批量消費應用領域所取得的成功很大程度上依賴於其Spartan系列的靈活性和成本優勢。Spartan系列自1998年推出以來，營收已經從零份額增長到超過公司總營收的25%。Xilinx Spartan-3系列支持業界最廣泛的I/O標準（26種），結合獨特的電源配置功能和防克隆安全優勢，目前已經成為全球應用最廣泛的低成本FPGA。累積營收超過20億美元。
「賽靈思提供的定製解決方案旨在滿足高速增長的目標市場和應用的需求。」主要市場研究企業iSuppli公司半導體設計首席分析師 Jordan Selburn說，「通過為消費應用設計師提供包括器件、IP和開發板在內的交鑰匙式解決方案，賽靈思公司將在這一高度競爭市場中處於更有利的位置，並獲得進一步發展。」
降低系統成本多達50%
通過提供業界最廣泛的器件封裝選擇、最全面的IP庫（8倍）以及廣泛的成品開發板，賽靈思公司全面的解決方案避免了對額外標準板級器件的需要，因此與競爭FPGA相比，可以使總體系統成本降低多達50%, 外部元器件的減少還可提供系統可靠性。
按需即時節能模式
通過內建的雙電源管理模式，賽靈思Spartan-3 FPGA提供了業界領先的電源管理解決方案，支持即時電源節約，不需要外部器件，如穩壓器、散熱器以及緩衝器等。賽靈思Spartan-3A FPGA在待機模式和睡眠模式下，靜態功耗降低分別高達40%和99%。待機模式將靜態電流降到最低狀態，同時保持所有信息在PFGA器件內。這一模式提供了快速喚醒時間和系統級同步，利用一個喚醒引腳來指示狀態，可編程定時器可用來延遲內部和輸出喚醒狀態，直至系統就緒。
利用獨特的幾乎完全關閉功能，睡眠模式消耗最低的幾乎0mA的靜態功耗。
DeviceDNA技術支持低成本設計安全性
賽靈思Spartan-3A和3AN器件提供獨特的DeviceDNA序列碼。這一永久ID標識碼為硬件和軟件IP提供保護，為設計人員提供了靈活性，使他們可以通過定製算法來實現認證、阻止克隆行為並控制IP激活狀態。與ATM交易類似，卡和引腳組合生成的動態值與存儲數字相比較，用於授權或拒絕交易的進行。
價格和供貨情況
賽靈思公司這次新推出四款Spartan-3A小尺寸器件。現在提供所有四款器件的工程樣品。預計於2008年量產的XC3S50A和XC3S200A（VQ100封裝）價格將分別低於$1.50 和 $3.00。採用FT256 封裝的XC3S700A 和 XC3S1400A價格將低於 $6.00 和 $9.00。所有價格都指在10萬件批量時的單價。
Altera在三洋最新家庭劇院投影機中表現出色
Altera公司宣佈，三洋電子有限公司在其PLV-Z2000 1080p家庭劇院投影機中採用Cyclone® II FPGA和Nios® II嵌入式處理器，進一步提高家庭娛樂系統的影像品質。Altera的FPGA和嵌入式處理器組合方案的高階影像處理功能，使三洋最新款家庭劇院投影機的對比度達到15,000:1。利用Altera的解決方案，三洋等產品創新者提高整合度，實現更具價值的功能。在2008年1月7日至10日舉行的美國拉斯維加斯消費性電子展（CES）上，三洋將展示其PLV-Z2000 1080p家庭劇院投影機。
三洋電子有限公司工程部投影機分部總經理K. Sugimura評論表示：「Altera的FPGA和嵌入式處理器技術提供非常豐富的功能，其性能和內在價值對我們獲得高品質視訊有很大幫助。利用 Altera的解決方案，我們提高PLV-Z2000投影機的整合度，實現更複雜的功能。而且，Altera新的Cyclone III FPGA應用前景廣闊，確保我們能夠在今後的產品中實現品質更好的影像。」
在元件選擇過程中，三洋確定Nios II嵌入式處理器的性能能夠滿足其提高影像品質的需求。Altera解決方案幫助三洋家庭劇院投影機實現色彩更豐富、更逼真的影像，同時提高了對比度和解析度，柔和的影像甚至達到膠片的視覺感受，所提供的7級預設校準功能可適應各種視聽室和環境亮度變化。
透過多項增強功能，包括浮點、硬體加速以及C程式碼函式自動加速等，Nios II嵌入式處理器一直保持在軟式核心處理器領域的性能領先優勢。一家著名市場研究公司在最近的報告中，將Nios II處理器內部核心命名為FPGA業界設計啟動時應用最廣泛的軟式核心處理器。
Altera 產品和公司行銷資深副總裁Danny Biran表示：「我們強大的Cyclone II FPGA和Nios II嵌入式處理器產品組合是設計人員實現高階訊號處理功能，提高其內在價值的最佳途徑。三洋的PLV-Z2000為家庭劇院愛好者提供獨特的娛樂感受，我們非常高興能夠在這款功能豐富的高解析度家庭投影機中發揮重要作用。」
三洋電子有限公司工程部投影機分部總經理K. Sugimura評論表示：「Altera的FPGA和嵌入式處理器技術提供非常豐富的功能，其性能和內在價值對我們獲得高品質視訊有很大幫助。利用 Altera的解決方案，我們提高PLV-Z2000投影機的整合度，實現更複雜的功能。而且，Altera新的Cyclone III FPGA應用前景廣闊，確保我們能夠在今後的產品中實現品質更好的影像。」
在元件選擇過程中，三洋確定Nios II嵌入式處理器的性能能夠滿足其提高影像品質的需求。Altera解決方案幫助三洋家庭劇院投影機實現色彩更豐富、更逼真的影像，同時提高了對比度和解析度，柔和的影像甚至達到膠片的視覺感受，所提供的7級預設校準功能可適應各種視聽室和環境亮度變化。
透過多項增強功能，包括浮點、硬體加速以及C程式碼函式自動加速等，Nios II嵌入式處理器一直保持在軟式核心處理器領域的性能領先優勢。一家著名市場研究公司在最近的報告中，將Nios II處理器內部核心命名為FPGA業界設計啟動時應用最廣泛的軟式核心處理器。
Altera 產品和公司行銷資深副總裁Danny Biran表示：「我們強大的Cyclone II FPGA和Nios II嵌入式處理器產品組合是設計人員實現高階訊號處理功能，提高其內在價值的最佳途徑。三洋的PLV-Z2000為家庭劇院愛好者提供獨特的娛樂感受，我們非常高興能夠在這款功能豐富的高解析度家庭投影機中發揮重要作用。」
Xilinx推出logiCRAFT3車用小型多媒體顯示平台
賽靈思(Xilinx)推出logiCRAFT3小型多媒體顯示開發平台，以賽靈思符合汽車應用標準的低成本Xilinx XA Spartan-3E系列FPGA為基礎。與汽車市場開發系統和IP產品供應商Xylon合作開發的這一平台，提供了高靈活性和可擴展能力，可協助模組設計人員在更為廣泛的車內顯示系統中採用賽靈思XA可程式元件。
目前車內使用的顯示螢幕數量快速增加，例如用於導航、中控面板以及後座娛樂(RSE)系統。此外，混合顯示等應用的出現也進一步刺激了市場成長以及對小型快速開發平台的需求。混合顯示應用合成了類比顯示、LCD/TFT汽車診斷資訊顯示以及用於倒車監控等即時視訊應用的車內相機顯示等。而 logiCRAFT3小型多媒體顯示開發平台提供了一個可配置的解決方案來滿足以上市場需求。
該開發平台結合了低成本和小尺寸XA Spartan-3E FPGA和賽靈思32位元MicroBlaze軟核心微處理器，以及來自Xylon logicBRICKS庫的預配置圖形和顯示控制器IP模組。這一平台還支援Altia圖形化使用者介面(GUI)工具，支援快速開發客製化顯示內容和用戶介面，不需要專門的客製化軟體。
對於後座娛樂系統，logiCRAFT3提供的全面現場可配置環境，可支援開發人員快速因應不斷變化的客戶要求。同時還可以降低佈線複雜性。在資訊娛樂主控板和汽車頭枕之間只需利用簡單的四線(兩對雙絞線)構成的高速串列連接即可完成音訊、視訊、用戶控制資訊和電源的傳輸。
隨著TFT LCD在儀表板中的應用越來越普遍，logiCRAFT3平台還支援2D圖像加速和60幀/秒的顯示速率，支援螢幕元素的平滑轉動。汽車診斷數據可利用 CAN介面傳輸到中控板並顯示。如對於輔助停車這樣的應用來說，連接的相機獲得的影像可以重新適配到任意顯示尺寸/解析度。這些功能對於開發多功能主機也非常有用，此類多功能主機需要選單系統來顯示音訊、導航以及其它娛樂和駕駛資訊。
logiCRAFT3平台是在針對單顯示和遠端顯示應用而最佳化的logiCRAFT2平台基礎上演化而來的。有了logiCRAFT3 平台，可以前所未有地加速設計開發和原型建構。配套的軟體驅動支援Altia GUI開發工具直接生成MicroBlaze 32位元顯示控制器微處理器程式碼，避免了一般影像顯示所需要的手工軟體程式碼編寫工作。同時，Altia生成的程式碼充分利用了可用的2D圖像加速 IP，保證了總體系統性能。
logiCRAFT3開發板從2008年一季開始供貨。
目前車內使用的顯示螢幕數量快速增加，例如用於導航、中控面板以及後座娛樂(RSE)系統。此外，混合顯示等應用的出現也進一步刺激了市場成長以及對小型快速開發平台的需求。混合顯示應用合成了類比顯示、LCD/TFT汽車診斷資訊顯示以及用於倒車監控等即時視訊應用的車內相機顯示等。而 logiCRAFT3小型多媒體顯示開發平台提供了一個可配置的解決方案來滿足以上市場需求。
該開發平台結合了低成本和小尺寸XA Spartan-3E FPGA和賽靈思32位元MicroBlaze軟核心微處理器，以及來自Xylon logicBRICKS庫的預配置圖形和顯示控制器IP模組。這一平台還支援Altia圖形化使用者介面(GUI)工具，支援快速開發客製化顯示內容和用戶介面，不需要專門的客製化軟體。
對於後座娛樂系統，logiCRAFT3提供的全面現場可配置環境，可支援開發人員快速因應不斷變化的客戶要求。同時還可以降低佈線複雜性。在資訊娛樂主控板和汽車頭枕之間只需利用簡單的四線(兩對雙絞線)構成的高速串列連接即可完成音訊、視訊、用戶控制資訊和電源的傳輸。
隨著TFT LCD在儀表板中的應用越來越普遍，logiCRAFT3平台還支援2D圖像加速和60幀/秒的顯示速率，支援螢幕元素的平滑轉動。汽車診斷數據可利用 CAN介面傳輸到中控板並顯示。如對於輔助停車這樣的應用來說，連接的相機獲得的影像可以重新適配到任意顯示尺寸/解析度。這些功能對於開發多功能主機也非常有用，此類多功能主機需要選單系統來顯示音訊、導航以及其它娛樂和駕駛資訊。
logiCRAFT3平台是在針對單顯示和遠端顯示應用而最佳化的logiCRAFT2平台基礎上演化而來的。有了logiCRAFT3 平台，可以前所未有地加速設計開發和原型建構。配套的軟體驅動支援Altia GUI開發工具直接生成MicroBlaze 32位元顯示控制器微處理器程式碼，避免了一般影像顯示所需要的手工軟體程式碼編寫工作。同時，Altia生成的程式碼充分利用了可用的2D圖像加速 IP，保證了總體系統性能。
logiCRAFT3開發板從2008年一季開始供貨。
2008年1月20日 星期日
新興市場快速增長拉動需求，Xiinx佔據汽車FPGA半壁江山
隨著汽車生產商不斷尋求利用高級半導體產品實現產品的差異化，汽車電子市場繼續快速增長。根據市場研究企業Strategy Analytics提供的數據，全球汽車半導體產品市場增長強勁，包括傳感器在內的汽車電子市場產值到2014年將從2007年的188億美元增長為312億美元。賽靈思公司的產品廣泛應用於信息娛樂、車內網絡、駕駛輔助以及信息應用等領域，因此賽靈思公司正在積極響應這一快速增長。根據Frost & Sullivan的研究結果，賽靈思公司目前是汽車市場全球領先的現場可編程陣列（FPGA）產品和複雜可編程邏輯器件供應商（CPLD），佔有52.7%的市場份額。針對汽車電子系統設計用賽靈思產品被客戶廣泛接受的事實，為進一步給客戶提供支持，除了提供專門針對汽車應用需要而優化的FPGA器件以外，賽靈思公司還提供全面的IP、操作系統、軟件和開發板解決方案。
賽靈思汽車（XA）電子產品系列是業界專門針對汽車信息娛樂、網絡、駕駛信息系統和駕駛輔助系統而優化的主要可編程邏輯系列產品。XA系列產品於2004年10月推出，對於範圍廣泛的高級汽車電子應用非常理想。這些應用可以從賽靈思器件的靈活性、可重配置能力以及高級片上資源中受益。正是由於這一點，XA Spartan 產品線（包括Spartan-IIE、Spartan-3以及Spartan-3E）、 XA9500XL和XA CoolRunner-II 系列器件被廣泛應用於當今的眾多汽車產品之中。賽靈思XA系列FPGA和CPLD同時包括I-Grade (-40oC至100oC Tj) 和 Q- Grade (-40oC對125oC Tj) 器件，支持汽車行業所需要的擴展工作溫度範圍。
在滿足汽車行業的生產工藝和質量認證標準方面，賽靈思是PLD行業的領導廠商。通過持續改進以及致力於滿足業界質量標準認證所需要的嚴格要求，賽靈思公司不斷提高產品質量水平。目前，賽靈思公司是同時通過 ISO-9001, ISO-14001 和 ISO/TS16949認證的最大PLD供應商。賽靈思公司還在業界率先提供了通過汽車電子協會AEC-Q100質量標準的全線FPGA和CPLD產品，同時還是AEC器件技術委員會的活躍成員。
2008年1月，賽靈思公司推出新的汽車應用XA Spartan-3A 系列和XA Spartan-3A DSP FPGA，進一步擴展其XA產品線，從而再次顯示了其對汽車行業的承諾。這些新推出的器件為信息娛樂、混合集群以及汽車輔助駕駛系統的開發帶來了大I/O 邏輯比和大帶寬數字信號處理（DSP）領域優化解決方案，以及相應的低功耗和高級設計安全性優點。
XA Spartan-3A FPGA提供了最高的I/O邏輯單元比，以及廣泛的連接功能支持，對於I/O密集的顯示和LED背光應用提供了終極靈活性和可擴展能力。XA Spartan-3A DSP 器件增加了更多邏輯、存儲器和XtremeDSP邏輯片，提供了比任何其它低成本PLD器件更高的原始DSP吞吐能力，其並行處理能力在汽車電子領域真正是前所未有。XA產品線中增加這兩個系列產品為TFT顯示、圖像和視頻處理以及車內網絡等汽車應用提供了基於FPGA的優化解決方案。
除了提供專門針對汽車市場而優化的半導體器件以外，賽靈思公司及其聯盟合作夥伴還提供了針對汽車設計特殊需要的全面IP解決方案。一些標準IP內核提供了流行的數字信號處理（DSP）功能、處理器和外設以及存儲器功能。全面的處理、外設和功能IP列表，請訪問 www.xilinx.com/ipcenter/
賽靈思還與合作夥伴合作，為汽車網絡和多媒體應用等應用提供領先的專門化解決方案。做為緊密合作的合作夥伴，賽靈思和這些企業設計並提供整合了XA FPGA、IP、設計和開發工具以及軟件庫在內的靈活且可擴展的平台解決方案。這些聯合解決方案極大縮短了客戶設計週期，可更快速地將先進的技術解決方案推向市場，並且也是賽靈思汽車解決方案技術發展規劃的一個整體部分。
做為賽靈思全面汽車解決方案的一個例子，讓我們看一下MOST NIC LogiCORE IP 解決方案- 這也是業界向市場推出的唯一一個完整的可編程MOST解決方案。這一高度集成的基於FPGA的MOST網絡接口控制器解決方案支持靈活的信息娛樂應用系統劃分。其三個主要部分可加快開發過程，縮短上市時間：
1) XA電子控制單元（ECU）開發套件, 包括基於XA1600E FPGA的開發板
2) Xilinx MOST NIC LogiCore 以及相關的第三方IP和軟件
3) MOCEAN MOST接口子卡
在快速發展的汽車電子市場上，PLD以其靈活性、性價比和上市時間等多方面的優勢迅速獲得市場接受。做為汽車應用PLD領域的全球領導廠商，賽靈思公司確立了長期的戰略，致力於為滿足這一市場的獨特需求提供高質量的FPGA和包括IP、開發工具和軟件在內的全面解決方案。如果希望瞭解賽靈思汽車解決方案和XA器件的更詳細信息，請訪問我們的網站：www.xilinx.com/automotive。
賽靈思汽車（XA）電子產品系列是業界專門針對汽車信息娛樂、網絡、駕駛信息系統和駕駛輔助系統而優化的主要可編程邏輯系列產品。XA系列產品於2004年10月推出，對於範圍廣泛的高級汽車電子應用非常理想。這些應用可以從賽靈思器件的靈活性、可重配置能力以及高級片上資源中受益。正是由於這一點，XA Spartan 產品線（包括Spartan-IIE、Spartan-3以及Spartan-3E）、 XA9500XL和XA CoolRunner-II 系列器件被廣泛應用於當今的眾多汽車產品之中。賽靈思XA系列FPGA和CPLD同時包括I-Grade (-40oC至100oC Tj) 和 Q- Grade (-40oC對125oC Tj) 器件，支持汽車行業所需要的擴展工作溫度範圍。
在滿足汽車行業的生產工藝和質量認證標準方面，賽靈思是PLD行業的領導廠商。通過持續改進以及致力於滿足業界質量標準認證所需要的嚴格要求，賽靈思公司不斷提高產品質量水平。目前，賽靈思公司是同時通過 ISO-9001, ISO-14001 和 ISO/TS16949認證的最大PLD供應商。賽靈思公司還在業界率先提供了通過汽車電子協會AEC-Q100質量標準的全線FPGA和CPLD產品，同時還是AEC器件技術委員會的活躍成員。
2008年1月，賽靈思公司推出新的汽車應用XA Spartan-3A 系列和XA Spartan-3A DSP FPGA，進一步擴展其XA產品線，從而再次顯示了其對汽車行業的承諾。這些新推出的器件為信息娛樂、混合集群以及汽車輔助駕駛系統的開發帶來了大I/O 邏輯比和大帶寬數字信號處理（DSP）領域優化解決方案，以及相應的低功耗和高級設計安全性優點。
XA Spartan-3A FPGA提供了最高的I/O邏輯單元比，以及廣泛的連接功能支持，對於I/O密集的顯示和LED背光應用提供了終極靈活性和可擴展能力。XA Spartan-3A DSP 器件增加了更多邏輯、存儲器和XtremeDSP邏輯片，提供了比任何其它低成本PLD器件更高的原始DSP吞吐能力，其並行處理能力在汽車電子領域真正是前所未有。XA產品線中增加這兩個系列產品為TFT顯示、圖像和視頻處理以及車內網絡等汽車應用提供了基於FPGA的優化解決方案。
除了提供專門針對汽車市場而優化的半導體器件以外，賽靈思公司及其聯盟合作夥伴還提供了針對汽車設計特殊需要的全面IP解決方案。一些標準IP內核提供了流行的數字信號處理（DSP）功能、處理器和外設以及存儲器功能。全面的處理、外設和功能IP列表，請訪問 www.xilinx.com/ipcenter/
賽靈思還與合作夥伴合作，為汽車網絡和多媒體應用等應用提供領先的專門化解決方案。做為緊密合作的合作夥伴，賽靈思和這些企業設計並提供整合了XA FPGA、IP、設計和開發工具以及軟件庫在內的靈活且可擴展的平台解決方案。這些聯合解決方案極大縮短了客戶設計週期，可更快速地將先進的技術解決方案推向市場，並且也是賽靈思汽車解決方案技術發展規劃的一個整體部分。
做為賽靈思全面汽車解決方案的一個例子，讓我們看一下MOST NIC LogiCORE IP 解決方案- 這也是業界向市場推出的唯一一個完整的可編程MOST解決方案。這一高度集成的基於FPGA的MOST網絡接口控制器解決方案支持靈活的信息娛樂應用系統劃分。其三個主要部分可加快開發過程，縮短上市時間：
1) XA電子控制單元（ECU）開發套件, 包括基於XA1600E FPGA的開發板
2) Xilinx MOST NIC LogiCore 以及相關的第三方IP和軟件
3) MOCEAN MOST接口子卡
在快速發展的汽車電子市場上，PLD以其靈活性、性價比和上市時間等多方面的優勢迅速獲得市場接受。做為汽車應用PLD領域的全球領導廠商，賽靈思公司確立了長期的戰略，致力於為滿足這一市場的獨特需求提供高質量的FPGA和包括IP、開發工具和軟件在內的全面解決方案。如果希望瞭解賽靈思汽車解決方案和XA器件的更詳細信息，請訪問我們的網站：www.xilinx.com/automotive。
2007年度十大「酷炫」IC評比揭榜！
作者：馬一丁
經過電子工程專輯網站編輯們的評選和熱心讀者們的積極投票，我們評出了2007年半導體公司推出的10款有特色的芯片產品，這些產品中有的在相關領域體現出了技術和性能的優勢，有的則實現了應用上的創新，希望能給本土工程師提供參考，也希望能為本土IC廠商提供借鑑。
相關鏈接：
2007年十大模擬混合信號IC和數字IC評選
模擬/混合信號芯片
Silicon Labs四波段收音機芯片Si4734/35
收音機市場一直是全球電子產業的常青樹，也是許多半導體公司不能放棄的一塊市場。Silicon Labs在2007年發佈的Si4734/35是涵蓋短波與長波頻帶的完全集成式AM/FM收音機芯片，Si4734/35包含從天線輸入到音頻輸出等所有接收機功能，使得體積和解決方案元器件數最多比現有產品減少超過九成。Si4734/35採用小巧的3 x 3毫米封裝，不僅簡化現有的短波與長波收音機設計，還能為手機和MP3播放機等現有消費電子產品增加短波與長波接收能力，使中國更多消費者能收到短波與長波廣播內容。Si4734/35採用內置DSP的專利數字低中頻架構，它能提供傳統模擬架構產品無法做到的各種功能和更高效能。這些接收機芯片可於所有支持頻帶內提供完全自動化的數字調諧能力，包含1kHz步進頻率和可選擇式通道帶寬濾波器以實現最佳音質。
ADI TD-SCDMA直接變頻收發器AD6552
儘管已經把Othello和SoftFone手機產品線出售給聯發科，但ADI公司對中國3G標準的支持是有目共睹的。Othello- 3T AD6552是ADI為支持3G TD-SCDMA標準專門設計的第二代射頻收發器，並且是對ADI的TD-SCDMA基頻芯片組(包括SoftFone-LCR和SoftFone- LCR+)全部產品的補充。AD6552通過取消發送路徑通常需要的表面聲波(SAW)濾波器，簡化了3G無線手機射頻部分的研發，從而節省了成本和印製電路板面積。此外，接收器部分提供的誤差向量幅度(EVM)性能滿足高速下行分組接入技術(HSDPA)的要求，並且包括全自動直流偏移控制。另外， AD6552整合了各種單芯片手機射頻設計所需要的全部電路，包括壓控振盪器(VCO)、儲能電路、環路濾波器和電源管理電路。
意法半導體三軸MEMS傳感器LIS331
LIS331是意法半導體在2007年推出的「納」傳感器系列，是一款多功能的低功耗的MEMS傳感器，輸出接口配置靈活，內建智能功能，可滿足消費和工業市場對微型化運動傳感器解決方案的爆炸性增長需求。意法新的三軸運動傳感器在產品小型化路線上前進了一大步，採用3x3x0.9mm的塑膠封裝，能夠有效地克服便攜電子設備對空間和重量的限制因素。LIS331的性能十分優異，同時還能保持很低的功耗，產品設計十分強固，抗震抗撞性能極強，能夠承受高達10,000g的振動和撞擊。LIS331適合消費電子和工業市場上的低g應用，包括手機和遊戲的用戶界面、硬盤保護功能中的自由落體檢測和白色家電中的震動檢測和修正。
TI針對TD-SCDMA局端市場的ADC ADS5517
TD-SCDMA注定將是2008年中國本土電子產業的熱點，德州儀器針對TD-SCDMA基礎設施局端應用提供了全面的解決方案，其中這款新的ADC是2007年底推出的產品，ADS5517是率先採用節省空間的7毫米×7毫米封裝的11位200 MSPS ADC。ADS5517為線性化數字預失真(DPD)解決方案中的發射功率放大器性能提供了必需的高帶寬，使OEM廠商能夠生產更高效的發射解決方案。另一款同時推出的ADC ADS62C15產品能夠滿足蜂窩式基礎局端市場日益提高的帶寬需求，與前代 11 位轉換器相比，新產品性能提高了 7dB。ADS62C15 採用 TI 的 SNRBoost 技術，降低了噪聲底限且提高了接收機靈敏度，適用於要求高達 20MHz 信號帶寬的應用。
瀾起科技的DVB-S接收機前端單芯片M88RS2000
瀾起科技的M88RS2000是集成調諧器與信道解調器於一體的衛星數字電視接收器。DVB-S衛星電視機頂盒出貨量一直穩居全球機頂盒出貨量首位，也為本土機頂盒製造商的出口產品提供了非常大的獲利機會。M88RS2000在單個芯片上集成了調諧器和DVB-S解調器，簡化了PCB設計，節約了材料成本，並加快了產品開發時間。
數字芯片
飛思卡爾Flexis QE128微控制器
QE128系列是飛思卡爾新推出的Flexis系列微控制器（MCU）的首兩款產品，在8位與32位產品間兼容性方面取得了新的突破。基於 S08內核的MC9S08QE128和第一款基於ColdFire V1內核的器件MCF51QE128是業內第一的針腳兼容的8位與32位微控制器，而且採用相同片上外圍設備和開發工具。Flexis系列是飛思卡爾 Controller Continuum的8位到32位「連接點」，Controller Continuum是業內唯一的實現8位和32位兼容架構的產品線。Flexis QE128系列可使開發人員以非凡的簡便易用性、高速度、經濟高效性和超低功率在低端和高性能嵌入式設計之間靈活移植。
富士通汽車電子處理器MB86R01
富士通微電子針對新一代汽車器件開發了一種系統大規模集成電路MB86R01，僅在一顆芯片中就集成了各種功能，如二維/三維圖像、汽車通訊控制系統、程序保護功能和各種多媒體接口。該產品可處理來自汽車導航器件或數字儀表板的數據和車載網絡的信息，從而在提供舒適駕駛環境的同時，實現高質量的圖像顯示。另外，把這些特點集成在一顆芯片上還可以減少系統成本。本產品採用了90納米技術，並在一顆芯片中集成了各種功能，如「ARM9內核」、「圖像顯示控制器」、多媒體系統USB接口」、「車內網絡控制器CAN」和「硬盤接口IDE66(並行-ATA/ATAPI- 4)」。
博通「單片3G手機」方案BCM21551
BCM21551是博通公司推出的全球首款「單片3G手機」方案。該器件採用65納米CMOS工藝製造，在單芯片上集成了所有主要3G蜂窩和移動技術，功耗極低。這個「單片3G手機」解決方案使製造商能夠開發具有突破性功能、外形優美且待機時間非常長的下一代3G HSUPA手機，其手機成本要比採用今天的解決方案低得多。新推出的「單片3G手機」方案BCM21551將高速HSUPA 3G基帶、多頻帶射頻收發器、支持增強數據速率(EDR)技術的藍牙2.1版、調頻收音機接收器和調頻收音機發射器(用於汽車立體聲音樂播放)集於一身。該器件還具有先進的多媒體處理、支持高達500萬像素相機以及帶有TV-OUT端的每秒30幀視頻功能，並且支持HSUPA、HSDPA、WCDMA和 EDGE蜂窩協議。
傑得微電子X900
X900是傑得微電子在2007年推出的重磅產品，該產品是一款專門針對手持信息終端(HIT)以及Mobile TV、IPTV領域先進移動多媒體SoC。除支持MPEG-4編解碼之外，X900還支持H.264與VC-1的Main Profile D1解碼。由於採用了多電源區域和時鐘區域、支持部分模塊關閉並擁有普通、待機、休眠和關機四種電源模式，X900在功耗上也極具競爭力。僅需30mW就可完成高分辨率的H.264、VC-1、MPEG-4解碼。此外在人機接口方面，X900還擁有STN/TFT液晶顯示控制器，最高可支持 1024X768的分辨率，支持雙液晶顯示以及至少8X8的鍵盤陣列。
展訊TD-SCDMA/GSM雙模基帶芯片SC8800S
展訊通信公司在2007年底推出的SC8800S芯片是一款專為數據卡市場設計並支持HSDPA/EDGE的TD-SCDMA/GSM雙模基帶芯片。SC8800S標誌著展訊3G基帶芯片技術解決方案系列的最新成果，在滿足EDGE(EGPRS Class10)標準的同時支持HSDPA功能，可達1.6Mbps的數據傳輸速率。SC8800S芯片採用ARM926EJ-S核，PS上傳速率為 128kbps/下傳速率為384kbps，支持HSDPA 1.6Mbps，可滿足GSM/GPRS標準(版本V8.2.0 12/1999)、GSM900/DCS1800/PCS1900、EGPRS Class10及TD-SCDMA標準(3GPP 版本5), 2010～2025Mhz。在這樣的數據速率支持下，採用SC8800S的數據卡可以使電腦實現無線上網、視頻點播、視頻博客等多媒體業務，從而將移動通信和互聯網相互融合，也為本土設計TD-SCDMA產業發掘了除開手機市場以外的市場機會。
經過電子工程專輯網站編輯們的評選和熱心讀者們的積極投票，我們評出了2007年半導體公司推出的10款有特色的芯片產品，這些產品中有的在相關領域體現出了技術和性能的優勢，有的則實現了應用上的創新，希望能給本土工程師提供參考，也希望能為本土IC廠商提供借鑑。
相關鏈接：
2007年十大模擬混合信號IC和數字IC評選
模擬/混合信號芯片
Silicon Labs四波段收音機芯片Si4734/35
收音機市場一直是全球電子產業的常青樹，也是許多半導體公司不能放棄的一塊市場。Silicon Labs在2007年發佈的Si4734/35是涵蓋短波與長波頻帶的完全集成式AM/FM收音機芯片，Si4734/35包含從天線輸入到音頻輸出等所有接收機功能，使得體積和解決方案元器件數最多比現有產品減少超過九成。Si4734/35採用小巧的3 x 3毫米封裝，不僅簡化現有的短波與長波收音機設計，還能為手機和MP3播放機等現有消費電子產品增加短波與長波接收能力，使中國更多消費者能收到短波與長波廣播內容。Si4734/35採用內置DSP的專利數字低中頻架構，它能提供傳統模擬架構產品無法做到的各種功能和更高效能。這些接收機芯片可於所有支持頻帶內提供完全自動化的數字調諧能力，包含1kHz步進頻率和可選擇式通道帶寬濾波器以實現最佳音質。
ADI TD-SCDMA直接變頻收發器AD6552
儘管已經把Othello和SoftFone手機產品線出售給聯發科，但ADI公司對中國3G標準的支持是有目共睹的。Othello- 3T AD6552是ADI為支持3G TD-SCDMA標準專門設計的第二代射頻收發器，並且是對ADI的TD-SCDMA基頻芯片組(包括SoftFone-LCR和SoftFone- LCR+)全部產品的補充。AD6552通過取消發送路徑通常需要的表面聲波(SAW)濾波器，簡化了3G無線手機射頻部分的研發，從而節省了成本和印製電路板面積。此外，接收器部分提供的誤差向量幅度(EVM)性能滿足高速下行分組接入技術(HSDPA)的要求，並且包括全自動直流偏移控制。另外， AD6552整合了各種單芯片手機射頻設計所需要的全部電路，包括壓控振盪器(VCO)、儲能電路、環路濾波器和電源管理電路。
意法半導體三軸MEMS傳感器LIS331
LIS331是意法半導體在2007年推出的「納」傳感器系列，是一款多功能的低功耗的MEMS傳感器，輸出接口配置靈活，內建智能功能，可滿足消費和工業市場對微型化運動傳感器解決方案的爆炸性增長需求。意法新的三軸運動傳感器在產品小型化路線上前進了一大步，採用3x3x0.9mm的塑膠封裝，能夠有效地克服便攜電子設備對空間和重量的限制因素。LIS331的性能十分優異，同時還能保持很低的功耗，產品設計十分強固，抗震抗撞性能極強，能夠承受高達10,000g的振動和撞擊。LIS331適合消費電子和工業市場上的低g應用，包括手機和遊戲的用戶界面、硬盤保護功能中的自由落體檢測和白色家電中的震動檢測和修正。
TI針對TD-SCDMA局端市場的ADC ADS5517
TD-SCDMA注定將是2008年中國本土電子產業的熱點，德州儀器針對TD-SCDMA基礎設施局端應用提供了全面的解決方案，其中這款新的ADC是2007年底推出的產品，ADS5517是率先採用節省空間的7毫米×7毫米封裝的11位200 MSPS ADC。ADS5517為線性化數字預失真(DPD)解決方案中的發射功率放大器性能提供了必需的高帶寬，使OEM廠商能夠生產更高效的發射解決方案。另一款同時推出的ADC ADS62C15產品能夠滿足蜂窩式基礎局端市場日益提高的帶寬需求，與前代 11 位轉換器相比，新產品性能提高了 7dB。ADS62C15 採用 TI 的 SNRBoost 技術，降低了噪聲底限且提高了接收機靈敏度，適用於要求高達 20MHz 信號帶寬的應用。
瀾起科技的DVB-S接收機前端單芯片M88RS2000
瀾起科技的M88RS2000是集成調諧器與信道解調器於一體的衛星數字電視接收器。DVB-S衛星電視機頂盒出貨量一直穩居全球機頂盒出貨量首位，也為本土機頂盒製造商的出口產品提供了非常大的獲利機會。M88RS2000在單個芯片上集成了調諧器和DVB-S解調器，簡化了PCB設計，節約了材料成本，並加快了產品開發時間。
數字芯片
飛思卡爾Flexis QE128微控制器
QE128系列是飛思卡爾新推出的Flexis系列微控制器（MCU）的首兩款產品，在8位與32位產品間兼容性方面取得了新的突破。基於 S08內核的MC9S08QE128和第一款基於ColdFire V1內核的器件MCF51QE128是業內第一的針腳兼容的8位與32位微控制器，而且採用相同片上外圍設備和開發工具。Flexis系列是飛思卡爾 Controller Continuum的8位到32位「連接點」，Controller Continuum是業內唯一的實現8位和32位兼容架構的產品線。Flexis QE128系列可使開發人員以非凡的簡便易用性、高速度、經濟高效性和超低功率在低端和高性能嵌入式設計之間靈活移植。
富士通汽車電子處理器MB86R01
富士通微電子針對新一代汽車器件開發了一種系統大規模集成電路MB86R01，僅在一顆芯片中就集成了各種功能，如二維/三維圖像、汽車通訊控制系統、程序保護功能和各種多媒體接口。該產品可處理來自汽車導航器件或數字儀表板的數據和車載網絡的信息，從而在提供舒適駕駛環境的同時，實現高質量的圖像顯示。另外，把這些特點集成在一顆芯片上還可以減少系統成本。本產品採用了90納米技術，並在一顆芯片中集成了各種功能，如「ARM9內核」、「圖像顯示控制器」、多媒體系統USB接口」、「車內網絡控制器CAN」和「硬盤接口IDE66(並行-ATA/ATAPI- 4)」。
博通「單片3G手機」方案BCM21551
BCM21551是博通公司推出的全球首款「單片3G手機」方案。該器件採用65納米CMOS工藝製造，在單芯片上集成了所有主要3G蜂窩和移動技術，功耗極低。這個「單片3G手機」解決方案使製造商能夠開發具有突破性功能、外形優美且待機時間非常長的下一代3G HSUPA手機，其手機成本要比採用今天的解決方案低得多。新推出的「單片3G手機」方案BCM21551將高速HSUPA 3G基帶、多頻帶射頻收發器、支持增強數據速率(EDR)技術的藍牙2.1版、調頻收音機接收器和調頻收音機發射器(用於汽車立體聲音樂播放)集於一身。該器件還具有先進的多媒體處理、支持高達500萬像素相機以及帶有TV-OUT端的每秒30幀視頻功能，並且支持HSUPA、HSDPA、WCDMA和 EDGE蜂窩協議。
傑得微電子X900
X900是傑得微電子在2007年推出的重磅產品，該產品是一款專門針對手持信息終端(HIT)以及Mobile TV、IPTV領域先進移動多媒體SoC。除支持MPEG-4編解碼之外，X900還支持H.264與VC-1的Main Profile D1解碼。由於採用了多電源區域和時鐘區域、支持部分模塊關閉並擁有普通、待機、休眠和關機四種電源模式，X900在功耗上也極具競爭力。僅需30mW就可完成高分辨率的H.264、VC-1、MPEG-4解碼。此外在人機接口方面，X900還擁有STN/TFT液晶顯示控制器，最高可支持 1024X768的分辨率，支持雙液晶顯示以及至少8X8的鍵盤陣列。
展訊TD-SCDMA/GSM雙模基帶芯片SC8800S
展訊通信公司在2007年底推出的SC8800S芯片是一款專為數據卡市場設計並支持HSDPA/EDGE的TD-SCDMA/GSM雙模基帶芯片。SC8800S標誌著展訊3G基帶芯片技術解決方案系列的最新成果，在滿足EDGE(EGPRS Class10)標準的同時支持HSDPA功能，可達1.6Mbps的數據傳輸速率。SC8800S芯片採用ARM926EJ-S核，PS上傳速率為 128kbps/下傳速率為384kbps，支持HSDPA 1.6Mbps，可滿足GSM/GPRS標準(版本V8.2.0 12/1999)、GSM900/DCS1800/PCS1900、EGPRS Class10及TD-SCDMA標準(3GPP 版本5), 2010～2025Mhz。在這樣的數據速率支持下，採用SC8800S的數據卡可以使電腦實現無線上網、視頻點播、視頻博客等多媒體業務，從而將移動通信和互聯網相互融合，也為本土設計TD-SCDMA產業發掘了除開手機市場以外的市場機會。
消費電子引領FPGA未來潮流
當前，FPGA各種各樣的創新應用實在是太多了，我們甚至不知道有一些領域已經非常創新地在使用FPGA了。但我認為並確信數字信號處理(DSP)、包處理和高速運算是未來技術的發展趨勢。因此，就未來幾年而言，FPGA的增長主要來自於三重播放的機會和消費電子應用。更長遠地看，兼具高度並行處理和低功耗特點的FPGA，未來將獲得來自消費電子領域的大量機會。
首先，未來幾年全球廣播和電信行業將廣泛部署三重播放(Triple Play)業務。在三重播放的基礎設施方面，FPGA擔任了一個非常重要的角色。例如具備強大DSP處理性能的Virtex-5器件，就能夠支持企業級和電信級的應用。
需要強調的是，5GMAC/s已成為基於處理器的數字信號處理器的性能上限。而在消費電子視頻、視頻監控以及手機的軟件無線電、超聲波系統等應用的積極推動下，我相信未來幾年消費電子的DSP性能範圍將是5G-30GMAC/s。例如，賽靈思的Spartan-3A DSP則為廣泛的消費電子大規模應用提供了極佳的性價比，它集成了126個DSP48A Slice，能在250MHz的頻率下提供超過30GMAC/s的DSP性能。基於此，賽靈思還為面向FPGA的DSP設計提供AccelDSP綜合工具，以加速強大的Matlab算法到FPGA的移植。同時，消費電子應用，尤其是在網絡安全、3D等方面都將用到包處理；而一些正在制定的互連標準也需要可編程接口來適應。這些都對FPGA有很多好處。
隨著容量的不斷提高，以及價格和功耗的不斷降低，FPGA相對ASIC的競爭優勢愈加明顯。以有線通信應用為例，FPGA就比ASIC快 10倍，成本少10倍，功耗低10倍。此外，FPGA正在不停地演進，為滿足高集成度系統的需求，越來越多的IP核被集中到裡面去。因此我認為FPGA未來一個更具革命性的變化就是採用SiP封裝。例如賽靈思的單芯片Flash FPGA—Spartan-3AN就是利用SiP技術實現SRAM FPGA和Flash的片內集成。
但是，FPGA的前景並非一片坦途。例如，在高速運算領域裡，FPGA雖然已經以多核處理器形式作為對等處理的角色出現了，但這種新型的對等結構同時也面臨著很多的技術挑戰，所以需要與產業鏈上的其他夥伴合作來解決這些挑戰。另外，我們始終認為，教育是FPGA/PLD沒被廣泛採用的最主要原因，尤其是對於中國的工程師而言，因此我們仍將在全球範圍內積極推動大學計劃以及針對工程師的培訓計劃。
作者：Ivo Bolsens
CTO
賽靈思公司
首先，未來幾年全球廣播和電信行業將廣泛部署三重播放(Triple Play)業務。在三重播放的基礎設施方面，FPGA擔任了一個非常重要的角色。例如具備強大DSP處理性能的Virtex-5器件，就能夠支持企業級和電信級的應用。
需要強調的是，5GMAC/s已成為基於處理器的數字信號處理器的性能上限。而在消費電子視頻、視頻監控以及手機的軟件無線電、超聲波系統等應用的積極推動下，我相信未來幾年消費電子的DSP性能範圍將是5G-30GMAC/s。例如，賽靈思的Spartan-3A DSP則為廣泛的消費電子大規模應用提供了極佳的性價比，它集成了126個DSP48A Slice，能在250MHz的頻率下提供超過30GMAC/s的DSP性能。基於此，賽靈思還為面向FPGA的DSP設計提供AccelDSP綜合工具，以加速強大的Matlab算法到FPGA的移植。同時，消費電子應用，尤其是在網絡安全、3D等方面都將用到包處理；而一些正在制定的互連標準也需要可編程接口來適應。這些都對FPGA有很多好處。
隨著容量的不斷提高，以及價格和功耗的不斷降低，FPGA相對ASIC的競爭優勢愈加明顯。以有線通信應用為例，FPGA就比ASIC快 10倍，成本少10倍，功耗低10倍。此外，FPGA正在不停地演進，為滿足高集成度系統的需求，越來越多的IP核被集中到裡面去。因此我認為FPGA未來一個更具革命性的變化就是採用SiP封裝。例如賽靈思的單芯片Flash FPGA—Spartan-3AN就是利用SiP技術實現SRAM FPGA和Flash的片內集成。
但是，FPGA的前景並非一片坦途。例如，在高速運算領域裡，FPGA雖然已經以多核處理器形式作為對等處理的角色出現了，但這種新型的對等結構同時也面臨著很多的技術挑戰，所以需要與產業鏈上的其他夥伴合作來解決這些挑戰。另外，我們始終認為，教育是FPGA/PLD沒被廣泛採用的最主要原因，尤其是對於中國的工程師而言，因此我們仍將在全球範圍內積極推動大學計劃以及針對工程師的培訓計劃。
作者：Ivo Bolsens
CTO
賽靈思公司
進一步拓展汽車信息娛樂產品線，Xilinx推logiCRAFT3小型多媒體顯示平台
可編程解決方案供應商賽靈思公司（Xilinx）宣佈推出logiCRAFT3小型多媒體顯示開發平台。該平台基於賽靈思公司滿足汽車應用標準的低成本Xilinx XA Spartan-3E系列現場可編程門陣列器件。與汽車市場開發系統和IP產品主要供應商Xylon公司合作開發的這一優勢平台提供了更大的靈活性和可擴展能力，使得模塊設計人員可以在更為廣泛的車內顯示系統中採用賽靈思XA可編程器件。
目前，車內使用的顯示屏數量快速增加，例如用於導航、中控面板以及後座娛樂（RSE）系統。此外，混合顯示等應用的出現也進一步刺激了市場增長以及對小型快速開發平台的需求。混合顯示應用綜合了模擬顯示、LCD/TFT汽車診斷信息顯示以及用於倒車監控等實時視頻應用的車內相機顯示等。
logiCRAFT3小型多媒體顯示開發平台提供了一個可配置的解決方案來滿足這一市場需求。這一開發平台結合了低成本和小尺寸XA Spartan-3E FPGA和賽靈思32位MicroBlaze軟內核微處理器，以及來自Xylon logicBRICKS庫的預配置圖形和顯示控制器IP模塊。這一平台還支持Altia圖形用戶接口（GUI）工具，支持快速開發定製顯示內容和用戶接口，不需要專門定製軟件。
「汽車市場是賽靈思公司的重要應用焦點之一。今天我們的XA解決方案正被廣泛應用到眾多汽車信息娛樂系統之中。」賽靈思公司汽車部汽車系統架構和解決方案經理Nick DiFiore說，「在我們業已取得的成功基礎上，我們致力於進一步促進基於FPGA的新型圖像和視頻控制應用的開發。我們的低成本Spartan-3E 可編程平台、Xylon IP模塊以及Altia工業相結合，使得汽車系統開發人員能夠提高現有系統的效率，同時實現具有更豐富功能的全新級別車內顯示產品。」
瞄準多顯示應用
「用於XA Spartan-3E FPGA的logiCRAFT3 解決方案縮小了板尺寸並且提供了更為豐富的功能。對於功能豐富的單顯示和遠程顯示應用是一個理想的解決方案。它能夠擴展支持汽車環境中任何類型的顯示技術。它可以藏身於任何7英吋或更大TFT顯示屏後面，甚至可以直接放在車內應用演示、原型和測試用的頭靠（headrest）內。」Xylon公司CEO Davor Kovacec補充說。
對於後座娛樂系統，logiCRAFT3提供的全面現場可配置環境支持開發人員快速應對不斷變化的客戶要求。同時還可以降低布線複雜性。在信息娛樂主控板和汽車頭靠之間只需利用簡單的四線（兩對雙絞線）構成的高速串行連接即可完成音頻、視頻、用戶控制信息和電源的傳輸。
隨著TFT LCD在儀表簇中的應用越來越普遍，logiCRAFT3平台還支持2D圖像加速和60幀/秒的顯示速率，支持屏幕元素的平滑轉動。汽車診斷數據可利用 CAN接口傳輸到中控板並顯示。如對於輔助停車這樣的應用來說，連接的相機獲得的圖像可以重新適配到任意顯示尺寸/分辨率。這些功能對於開發多功能主機也非常有用，此類多功能主機需要菜單系統來顯示音頻、導航以及其它娛樂和駕駛信息。
關於logiCRAFT3平台
logiCRAFT3平台是在針對單顯示和遠程顯示應用而優化的logiCRAFT2平台基礎上演化而來的。有了logiCRAFT3平台，可以前所未有地加快設計開發和原型構建。配套的軟件驅動支持Altia GUI開發工具直接生成MicroBlaze 32位顯示控制器微處理器代碼。這樣就完全避免了通常圖形顯示所需要的手工軟件代碼編寫工作，從而使得汽車設計師只需要最少的開銷就能夠以最快的速度獲得定製的外觀。同時，Altia生成的代碼充分利用了可用的2D圖像加速IP，保證了總體系統性能。
有關logiCRAFT3小型多媒體顯示開發平台的更詳細技術信息，請閱讀發表在賽靈思XCell雜誌第63期（http: //www.xilinx.com/publications/xcellonline/xcell_63/index.htm）上的文章：「針對汽車和工業市場的小型多媒體顯示平台」一文。
價格和供貨情況
logiCRAFT3開發板從2008年一季度開始供貨，可直接從Xylon公司購買。配有最小規模XA 3S250E器件的logiCRAFT3 開發板起價為$1,295美元，配有最大規模XA 3S1200E器件的則為$1,895美元。
目前，車內使用的顯示屏數量快速增加，例如用於導航、中控面板以及後座娛樂（RSE）系統。此外，混合顯示等應用的出現也進一步刺激了市場增長以及對小型快速開發平台的需求。混合顯示應用綜合了模擬顯示、LCD/TFT汽車診斷信息顯示以及用於倒車監控等實時視頻應用的車內相機顯示等。
logiCRAFT3小型多媒體顯示開發平台提供了一個可配置的解決方案來滿足這一市場需求。這一開發平台結合了低成本和小尺寸XA Spartan-3E FPGA和賽靈思32位MicroBlaze軟內核微處理器，以及來自Xylon logicBRICKS庫的預配置圖形和顯示控制器IP模塊。這一平台還支持Altia圖形用戶接口（GUI）工具，支持快速開發定製顯示內容和用戶接口，不需要專門定製軟件。
「汽車市場是賽靈思公司的重要應用焦點之一。今天我們的XA解決方案正被廣泛應用到眾多汽車信息娛樂系統之中。」賽靈思公司汽車部汽車系統架構和解決方案經理Nick DiFiore說，「在我們業已取得的成功基礎上，我們致力於進一步促進基於FPGA的新型圖像和視頻控制應用的開發。我們的低成本Spartan-3E 可編程平台、Xylon IP模塊以及Altia工業相結合，使得汽車系統開發人員能夠提高現有系統的效率，同時實現具有更豐富功能的全新級別車內顯示產品。」
瞄準多顯示應用
「用於XA Spartan-3E FPGA的logiCRAFT3 解決方案縮小了板尺寸並且提供了更為豐富的功能。對於功能豐富的單顯示和遠程顯示應用是一個理想的解決方案。它能夠擴展支持汽車環境中任何類型的顯示技術。它可以藏身於任何7英吋或更大TFT顯示屏後面，甚至可以直接放在車內應用演示、原型和測試用的頭靠（headrest）內。」Xylon公司CEO Davor Kovacec補充說。
對於後座娛樂系統，logiCRAFT3提供的全面現場可配置環境支持開發人員快速應對不斷變化的客戶要求。同時還可以降低布線複雜性。在信息娛樂主控板和汽車頭靠之間只需利用簡單的四線（兩對雙絞線）構成的高速串行連接即可完成音頻、視頻、用戶控制信息和電源的傳輸。
隨著TFT LCD在儀表簇中的應用越來越普遍，logiCRAFT3平台還支持2D圖像加速和60幀/秒的顯示速率，支持屏幕元素的平滑轉動。汽車診斷數據可利用 CAN接口傳輸到中控板並顯示。如對於輔助停車這樣的應用來說，連接的相機獲得的圖像可以重新適配到任意顯示尺寸/分辨率。這些功能對於開發多功能主機也非常有用，此類多功能主機需要菜單系統來顯示音頻、導航以及其它娛樂和駕駛信息。
關於logiCRAFT3平台
logiCRAFT3平台是在針對單顯示和遠程顯示應用而優化的logiCRAFT2平台基礎上演化而來的。有了logiCRAFT3平台，可以前所未有地加快設計開發和原型構建。配套的軟件驅動支持Altia GUI開發工具直接生成MicroBlaze 32位顯示控制器微處理器代碼。這樣就完全避免了通常圖形顯示所需要的手工軟件代碼編寫工作，從而使得汽車設計師只需要最少的開銷就能夠以最快的速度獲得定製的外觀。同時，Altia生成的代碼充分利用了可用的2D圖像加速IP，保證了總體系統性能。
有關logiCRAFT3小型多媒體顯示開發平台的更詳細技術信息，請閱讀發表在賽靈思XCell雜誌第63期（http: //www.xilinx.com/publications/xcellonline/xcell_63/index.htm）上的文章：「針對汽車和工業市場的小型多媒體顯示平台」一文。
價格和供貨情況
logiCRAFT3開發板從2008年一季度開始供貨，可直接從Xylon公司購買。配有最小規模XA 3S250E器件的logiCRAFT3 開發板起價為$1,295美元，配有最大規模XA 3S1200E器件的則為$1,895美元。
2008年1月18日 星期五
最新嵌入式Matlab子集實現C代碼自動轉換
Matlab的用戶現在可以使用嵌入式Matlab從M文件生成嵌入式C代碼。嵌入式Matlab是Matlab編程語言的一個子集，支持多種MCU、DSP和CPU。該子集將被包括在Matlab 2007 b中，而且不會收取額外的授權費用。
用戶可以通過Real-Time Workshop工具直接從M文件生成ANSI/ISO C代碼，還可以利用新的嵌入式Matlab功能模塊把代碼集成到Simulink圖形編程環境中。進入Simulink，設計人員可以有兩個選擇：調用Real-Time Workshop生成C代碼；或利用Simulink HDL編碼器生成在FPGA或ASIC上實現的可綜合RTL。
嵌入式Matlab瞄準通信、航空/國防和汽車應用。該子集包括了270多個Matlab運算符和函數，以及90多個定點工具箱(Fixed-Point Toolbox)函數。同時，還支持多種Matlab語言結構，如多維陣列、實數和複數，以及下標運算等。
在典型的設計流程中，算法被設計在Matlab內，需要手工轉換為C代碼。嵌入式Matlab則避免了這種耗時又容易出錯的轉換過程。
RTL生成功能也十分有用，因為ASIC 和 FPGA設計人員目前缺乏一種通用的設計語言。有了這些新的功能，Matlab和Simulink有可能成為ASIC和FPGA設計中用到的事實標準。
作者: 吳克騰
用戶可以通過Real-Time Workshop工具直接從M文件生成ANSI/ISO C代碼，還可以利用新的嵌入式Matlab功能模塊把代碼集成到Simulink圖形編程環境中。進入Simulink，設計人員可以有兩個選擇：調用Real-Time Workshop生成C代碼；或利用Simulink HDL編碼器生成在FPGA或ASIC上實現的可綜合RTL。
嵌入式Matlab瞄準通信、航空/國防和汽車應用。該子集包括了270多個Matlab運算符和函數，以及90多個定點工具箱(Fixed-Point Toolbox)函數。同時，還支持多種Matlab語言結構，如多維陣列、實數和複數，以及下標運算等。
在典型的設計流程中，算法被設計在Matlab內，需要手工轉換為C代碼。嵌入式Matlab則避免了這種耗時又容易出錯的轉換過程。
RTL生成功能也十分有用，因為ASIC 和 FPGA設計人員目前缺乏一種通用的設計語言。有了這些新的功能，Matlab和Simulink有可能成為ASIC和FPGA設計中用到的事實標準。
作者: 吳克騰
PGA-based interface ref design rolls
The folks at Lattice Semiconductor have announced a LatticeECP2 and LatticeECP2M (LatticeECP2/M) FPGA interface reference design supporting Texas Instruments' ADS6000 family of ADCs.
LatticeECP2/M FPGAs provide a high-speed glueless interface capable of acquiring 14bit ADC data at rates up to 120MSps from the two to four serial channels found in ADS6000 ADC family devices.
Systems migrating to higher sample rate/resolution ADCs often require an FPGA with an interface speed of approximately 800Mbps to bridge between existing hardware and the newer interface provided by the higher speed ADC. Previously, only more expensive, high-end FPGAs could satisfy this requirement. Now, the LatticeECP2/M FPGA family is able to provide these bridge functions in an optimally sized FPGA at a significantly lower cost. With the LatticeECP2/M FPGA devices, designers can focus on processing the ADC data within the FPGA and routing it to other parts of their system without having to worry about the timing details of high-speed ADC interfaces.
To facilitate design verification, the default configuration of the reference design utilizes a new hardware interface card developed by Lattice to work with existing TI and Lattice evaluation boards. This complete hardware/software package gives designers a working model from which they can quickly create their own custom solutions.
The ADS6000 family consists of dual and quad, 12bit and 14bit ADCs available in speeds of 65-, 80-, 105- and 125MSps. Each device in the family delivers exceptional spurious-free dynamic range (SFDR), high SNR, high IF capability and low power per channel. By incorporating single- or dual-stream serialized LVDS outputs, the devices are said to reduce board space by sixty percent compared to previous CMOS output solutions.
The LatticeECP2/M family is claimed to provide performance and features that typically are available only on competitive, more expensive high-end FPGAs. The LatticeECP2/M family supports logic densities from 6K LUTs up to 95K LUTs, has high performance DSP blocks, supports DDR2 memory interfaces at 533Mbps and up to 840Mbps generic LVDS performance.
Smart platform
Some of the high-end features incorporated into the LatticeECP2M family include embedded SERDES I/O and the most on-chip memory in its class. The LatticeECP2M family supports up to 16 channels of embedded SERDES operating up to 3.125Gbps, as well as protocols such as PCIe, Ethernet (1GbE and SGMII), CPRI and OBSAI. LatticeECP2M Embedded Block RAM capacity ranges from 1.2Mbits to 5.3Mbits.
The TI ADC interface card, available immediately from the Lattice website, enables the interfacing of the ADS6425EVM evaluation board directly with the LatticeECP2 advanced evaluation board. The reference design uses about 5 percent of the FPGA logic to transfer the ADC codes on the serial source synchronous bus to its embedded block RAM memory.
The interface card, LFE2-H-IC-EV, is available immediately for sale on the Lattice website at a suggested price of $195.00.
The LatticeECP2 Advanced Evaluation board and ADS6425EVM boards are available now from Lattice and TI, respectively.
- Clive Maxfield
Programmable Logic DesignLine
LatticeECP2/M FPGAs provide a high-speed glueless interface capable of acquiring 14bit ADC data at rates up to 120MSps from the two to four serial channels found in ADS6000 ADC family devices.
Systems migrating to higher sample rate/resolution ADCs often require an FPGA with an interface speed of approximately 800Mbps to bridge between existing hardware and the newer interface provided by the higher speed ADC. Previously, only more expensive, high-end FPGAs could satisfy this requirement. Now, the LatticeECP2/M FPGA family is able to provide these bridge functions in an optimally sized FPGA at a significantly lower cost. With the LatticeECP2/M FPGA devices, designers can focus on processing the ADC data within the FPGA and routing it to other parts of their system without having to worry about the timing details of high-speed ADC interfaces.
To facilitate design verification, the default configuration of the reference design utilizes a new hardware interface card developed by Lattice to work with existing TI and Lattice evaluation boards. This complete hardware/software package gives designers a working model from which they can quickly create their own custom solutions.
The ADS6000 family consists of dual and quad, 12bit and 14bit ADCs available in speeds of 65-, 80-, 105- and 125MSps. Each device in the family delivers exceptional spurious-free dynamic range (SFDR), high SNR, high IF capability and low power per channel. By incorporating single- or dual-stream serialized LVDS outputs, the devices are said to reduce board space by sixty percent compared to previous CMOS output solutions.
The LatticeECP2/M family is claimed to provide performance and features that typically are available only on competitive, more expensive high-end FPGAs. The LatticeECP2/M family supports logic densities from 6K LUTs up to 95K LUTs, has high performance DSP blocks, supports DDR2 memory interfaces at 533Mbps and up to 840Mbps generic LVDS performance.
Smart platform
Some of the high-end features incorporated into the LatticeECP2M family include embedded SERDES I/O and the most on-chip memory in its class. The LatticeECP2M family supports up to 16 channels of embedded SERDES operating up to 3.125Gbps, as well as protocols such as PCIe, Ethernet (1GbE and SGMII), CPRI and OBSAI. LatticeECP2M Embedded Block RAM capacity ranges from 1.2Mbits to 5.3Mbits.
The TI ADC interface card, available immediately from the Lattice website, enables the interfacing of the ADS6425EVM evaluation board directly with the LatticeECP2 advanced evaluation board. The reference design uses about 5 percent of the FPGA logic to transfer the ADC codes on the serial source synchronous bus to its embedded block RAM memory.
The interface card, LFE2-H-IC-EV, is available immediately for sale on the Lattice website at a suggested price of $195.00.
The LatticeECP2 Advanced Evaluation board and ADS6425EVM boards are available now from Lattice and TI, respectively.
- Clive Maxfield
Programmable Logic DesignLine
Xilinx announces availability of Virtex-5 SXT FPGAs
Xilinx Inc. has announced that its DSP-optimized Virtex-5 SXT devices are already available in production. These devices are part of the Xilinx XtremeDSP portfolio of solutions that includes development kits, design software, IP and reference designs.
The Virtex-5 SXT platform of devices is optimized for high performance and can deliver over 350 GMACs of fixed-point performance for many applications including wireless, test and measurement, and defense and up to 82.5Gflops of floating-point DSP performance for applications such as medical imaging.
All three devices in the 65nm Virtex-5 SXT family are production-qualified and supported by the XtremeDSP portfolio of development tools and IP including, System Generator for DSP, Core Generator, Platform Studio and ISE Foundation.
The Virtex-5 SXT platform consists of three devices (SX35T, SX50T and SX95T) that offer a range in logic density from 35,000 to 95,000 logic cells and 192 to 640 dedicated DSP48E slices. Developers can get started on designs today by purchasing the Virtex-5 SXT FPGA ML506 Evaluation Platform.
The Virtex-5 SXT devices complete the XtremeDSP silicon portfolio that is available today for delivering maximum price/performance flexibility to customers. The other platforms include the 90nm Virtex-4 SX platform with over 250 GMACS at 500MHz and the Spartan-3A DSP platform with the most price-performance optimized devices offering over 30 GMACS at 250MHz.
Xilinx says that each Virtex-5 SXT device offers integrated system-level capabilities that shrink design cycles and reduce system cost. These features include low-power RocketIO GTP serial transceivers, and built-in PCIe Endpoint and tri-mode Ethernet MAC blocks. Xilinx claims that no other FPGA vendor provides a DSP-optimized FPGA fabric that also includes dedicated PCIe and tri-mode Ethernet blocks.
The Virtex-5 family uses 65nm triple-oxide technology to reduce overall dynamic power consumption while maintaining low static power consumption. The enhanced DSP48E block consumes only 1.4mW/100MHz typical at 38 percent toggle rate, and the RocketIO GTP transceivers consume as little as 100mW typical at 3.2Gbps, all of which combine to lower the overall system power and cost.
Production-qualified Virtex-5 SXT devices are available today in FF665 27mm x 27mm and FF1136 35mm x 35mm packages. The SX50T lists for US $299 in 1,000 unit volumes. For even further cost reductions, the Virtex-5 EasyPath program offers up to 75 percent cost reduction. The ML506 board featuring the Virtex-5 SX95T device is available now and sells for $1,195.00.
- Clive Maxfield
Programmable Logic DesignLine
The Virtex-5 SXT platform of devices is optimized for high performance and can deliver over 350 GMACs of fixed-point performance for many applications including wireless, test and measurement, and defense and up to 82.5Gflops of floating-point DSP performance for applications such as medical imaging.
All three devices in the 65nm Virtex-5 SXT family are production-qualified and supported by the XtremeDSP portfolio of development tools and IP including, System Generator for DSP, Core Generator, Platform Studio and ISE Foundation.
The Virtex-5 SXT platform consists of three devices (SX35T, SX50T and SX95T) that offer a range in logic density from 35,000 to 95,000 logic cells and 192 to 640 dedicated DSP48E slices. Developers can get started on designs today by purchasing the Virtex-5 SXT FPGA ML506 Evaluation Platform.
The Virtex-5 SXT devices complete the XtremeDSP silicon portfolio that is available today for delivering maximum price/performance flexibility to customers. The other platforms include the 90nm Virtex-4 SX platform with over 250 GMACS at 500MHz and the Spartan-3A DSP platform with the most price-performance optimized devices offering over 30 GMACS at 250MHz.
Xilinx says that each Virtex-5 SXT device offers integrated system-level capabilities that shrink design cycles and reduce system cost. These features include low-power RocketIO GTP serial transceivers, and built-in PCIe Endpoint and tri-mode Ethernet MAC blocks. Xilinx claims that no other FPGA vendor provides a DSP-optimized FPGA fabric that also includes dedicated PCIe and tri-mode Ethernet blocks.
The Virtex-5 family uses 65nm triple-oxide technology to reduce overall dynamic power consumption while maintaining low static power consumption. The enhanced DSP48E block consumes only 1.4mW/100MHz typical at 38 percent toggle rate, and the RocketIO GTP transceivers consume as little as 100mW typical at 3.2Gbps, all of which combine to lower the overall system power and cost.
Production-qualified Virtex-5 SXT devices are available today in FF665 27mm x 27mm and FF1136 35mm x 35mm packages. The SX50T lists for US $299 in 1,000 unit volumes. For even further cost reductions, the Virtex-5 EasyPath program offers up to 75 percent cost reduction. The ML506 board featuring the Virtex-5 SX95T device is available now and sells for $1,195.00.
- Clive Maxfield
Programmable Logic DesignLine
Lattice intros FPGA-based interface ref design
The folks at Lattice Semiconductor have announced a LatticeECP2 and LatticeECP2M (LatticeECP2/M) FPGA interface reference design supporting the Texas Instruments' ADS6000 family of ADCs.
LatticeECP2/M FPGAs provide a high-speed glueless interface capable of acquiring 14bit ADC data at rates up to 120MSps from the two to four serial channels found in ADS6000 ADC family devices.
Systems migrating to higher sample rate/resolution ADCs often require an FPGA with an interface speed of approximately 800Mbps to bridge between existing hardware and the newer interface provided by the higher speed ADC. Previously, only more expensive, high-end FPGAs could satisfy this requirement. Now, the LatticeECP2/M FPGA family is able to provide these bridge functions in an optimally sized FPGA at a significantly lower cost. With the LatticeECP2/M FPGA devices, designers can focus on processing the ADC data within the FPGA and routing it to other parts of their system without having to worry about the timing details of high-speed ADC interfaces.
To facilitate design verification, the default configuration of the reference design utilises a new hardware interface card developed by Lattice to work with existing TI and Lattice evaluation boards. This complete hardware/software package gives designers a working model from which they can quickly create their own custom solutions.
The ADS6000 family consists of dual and quad, 12bit and 14bit ADCs available in speeds of 65-, 80-, 105- and 125MSps. Each device in the family delivers exceptional spurious-free dynamic range (SFDR), high SNR, high IF capability and low power per channel. By incorporating single- or dual-stream serialised LVDS outputs, the devices are said to reduce board space by sixty per cent compared to previous CMOS output solutions.
The LatticeECP2/M family is claimed to provide performance and features that typically are available only on competitive, more expensive high-end FPGAs. The LatticeECP2/M family supports logic densities from 6K LUTs up to 95K LUTs, has high performance DSP blocks, supports DDR2 memory interfaces at 533Mbps and up to 840Mbps generic LVDS performance.
Smart platform
Some of the high-end features incorporated into the LatticeECP2M family include embedded SERDES I/O and the most on-chip memory in its class. The LatticeECP2M family supports up to 16 channels of embedded SERDES operating up to 3.125Gbps, as well as protocols such as PCIe, Ethernet (1GbE and SGMII), CPRI and OBSAI. LatticeECP2M Embedded Block RAM capacity ranges from 1.2Mbits to 5.3Mbits.
The TI ADC interface card, available immediately from the Lattice website, enables the interfacing of the ADS6425EVM evaluation board directly with the LatticeECP2 advanced evaluation board. The reference design uses about 5 per cent of the FPGA logic to transfer the ADC codes on the serial source synchronous bus to its embedded block RAM memory.
The interface card, LFE2-H-IC-EV, is available immediately for sale on the Lattice website at a suggested price of Rs.7,698.29 ($195.00).
The LatticeECP2 Advanced Evaluation board and ADS6425EVM boards are available now from Lattice and TI, respectively.
- Clive Maxfield
Programmable Logic DesignLine
LatticeECP2/M FPGAs provide a high-speed glueless interface capable of acquiring 14bit ADC data at rates up to 120MSps from the two to four serial channels found in ADS6000 ADC family devices.
Systems migrating to higher sample rate/resolution ADCs often require an FPGA with an interface speed of approximately 800Mbps to bridge between existing hardware and the newer interface provided by the higher speed ADC. Previously, only more expensive, high-end FPGAs could satisfy this requirement. Now, the LatticeECP2/M FPGA family is able to provide these bridge functions in an optimally sized FPGA at a significantly lower cost. With the LatticeECP2/M FPGA devices, designers can focus on processing the ADC data within the FPGA and routing it to other parts of their system without having to worry about the timing details of high-speed ADC interfaces.
To facilitate design verification, the default configuration of the reference design utilises a new hardware interface card developed by Lattice to work with existing TI and Lattice evaluation boards. This complete hardware/software package gives designers a working model from which they can quickly create their own custom solutions.
The ADS6000 family consists of dual and quad, 12bit and 14bit ADCs available in speeds of 65-, 80-, 105- and 125MSps. Each device in the family delivers exceptional spurious-free dynamic range (SFDR), high SNR, high IF capability and low power per channel. By incorporating single- or dual-stream serialised LVDS outputs, the devices are said to reduce board space by sixty per cent compared to previous CMOS output solutions.
The LatticeECP2/M family is claimed to provide performance and features that typically are available only on competitive, more expensive high-end FPGAs. The LatticeECP2/M family supports logic densities from 6K LUTs up to 95K LUTs, has high performance DSP blocks, supports DDR2 memory interfaces at 533Mbps and up to 840Mbps generic LVDS performance.
Smart platform
Some of the high-end features incorporated into the LatticeECP2M family include embedded SERDES I/O and the most on-chip memory in its class. The LatticeECP2M family supports up to 16 channels of embedded SERDES operating up to 3.125Gbps, as well as protocols such as PCIe, Ethernet (1GbE and SGMII), CPRI and OBSAI. LatticeECP2M Embedded Block RAM capacity ranges from 1.2Mbits to 5.3Mbits.
The TI ADC interface card, available immediately from the Lattice website, enables the interfacing of the ADS6425EVM evaluation board directly with the LatticeECP2 advanced evaluation board. The reference design uses about 5 per cent of the FPGA logic to transfer the ADC codes on the serial source synchronous bus to its embedded block RAM memory.
The interface card, LFE2-H-IC-EV, is available immediately for sale on the Lattice website at a suggested price of Rs.7,698.29 ($195.00).
The LatticeECP2 Advanced Evaluation board and ADS6425EVM boards are available now from Lattice and TI, respectively.
- Clive Maxfield
Programmable Logic DesignLine
Xilinx Virtex-5 SXT FPGAs available
The folks at Xilinx say that all of their DSP-optimised Virtex-5 SXT devices are now available in production. These devices are part of the Xilinx XtremeDSP portfolio of solutions that includes development kits, design software, IP and reference designs.
The Virtex-5 SXT platform of devices is optimised for high performance and can deliver over 350 GMACs of fixed-point performance for many applications including wireless, test and measurement, and defense and up to 82.5Gflops of floating-point DSP performance for applications such as medical imaging.
All three devices in the 65nm Virtex-5 SXT family are production-qualified and supported by the XtremeDSP portfolio of development tools and IP including, System Generator for DSP, Core Generator, Platform Studio and ISE Foundation.
The Virtex-5 SXT platform consists of three devices (SX35T, SX50T and SX95T) that offer a range in logic density from 35,000 to 95,000 logic cells and 192 to 640 dedicated DSP48E slices. Developers can get started on designs today by purchasing the Virtex-5 SXT FPGA ML506 Evaluation Platform.
The Virtex-5 SXT devices complete the XtremeDSP silicon portfolio that is available today for delivering maximum price/performance flexibility to customers. The other platforms include the 90nm Virtex-4 SX platform with over 250 GMACS at 500MHz and the Spartan-3A DSP platform with the most price-performance optimised devices offering over 30 GMACS at 250MHz.
Xilinx says that each Virtex-5 SXT device offers integrated system-level capabilities that shrink design cycles and reduce system cost. These features include low-power RocketIO GTP serial transceivers, and built-in PCIe Endpoint and tri-mode Ethernet MAC blocks. Xilinx claims that no other FPGA vendor provides a DSP-optimized FPGA fabric that also includes dedicated PCIe and tri-mode Ethernet blocks.
The Virtex-5 family uses 65nm triple-oxide technology to reduce overall dynamic power consumption while maintaining low static power consumption. The enhanced DSP48E block consumes only 1.4mW/100MHz typical at 38 per cent toggle rate, and the RocketIO GTP transceivers consume as little as 100mW typical at 3.2Gbps, all of which combine to lower the overall system power and cost.
Production-qualified Virtex-5 SXT devices are available today in FF665 27-by-27mm and FF1136 35-by-35mm packages. The SX50T lists for Rs.11,804.04 ($299) in 1,000 unit volumes. For even further cost reductions, the Virtex-5 EasyPath program offers up to 75 per cent cost reduction. The ML506 board featuring the Virtex-5 SX95T device is available now and sells for Rs.47,176.68 ($1,195.00).
- Clive Maxfield
Programmable Logic DesignLine
The Virtex-5 SXT platform of devices is optimised for high performance and can deliver over 350 GMACs of fixed-point performance for many applications including wireless, test and measurement, and defense and up to 82.5Gflops of floating-point DSP performance for applications such as medical imaging.
All three devices in the 65nm Virtex-5 SXT family are production-qualified and supported by the XtremeDSP portfolio of development tools and IP including, System Generator for DSP, Core Generator, Platform Studio and ISE Foundation.
The Virtex-5 SXT platform consists of three devices (SX35T, SX50T and SX95T) that offer a range in logic density from 35,000 to 95,000 logic cells and 192 to 640 dedicated DSP48E slices. Developers can get started on designs today by purchasing the Virtex-5 SXT FPGA ML506 Evaluation Platform.
The Virtex-5 SXT devices complete the XtremeDSP silicon portfolio that is available today for delivering maximum price/performance flexibility to customers. The other platforms include the 90nm Virtex-4 SX platform with over 250 GMACS at 500MHz and the Spartan-3A DSP platform with the most price-performance optimised devices offering over 30 GMACS at 250MHz.
Xilinx says that each Virtex-5 SXT device offers integrated system-level capabilities that shrink design cycles and reduce system cost. These features include low-power RocketIO GTP serial transceivers, and built-in PCIe Endpoint and tri-mode Ethernet MAC blocks. Xilinx claims that no other FPGA vendor provides a DSP-optimized FPGA fabric that also includes dedicated PCIe and tri-mode Ethernet blocks.
The Virtex-5 family uses 65nm triple-oxide technology to reduce overall dynamic power consumption while maintaining low static power consumption. The enhanced DSP48E block consumes only 1.4mW/100MHz typical at 38 per cent toggle rate, and the RocketIO GTP transceivers consume as little as 100mW typical at 3.2Gbps, all of which combine to lower the overall system power and cost.
Production-qualified Virtex-5 SXT devices are available today in FF665 27-by-27mm and FF1136 35-by-35mm packages. The SX50T lists for Rs.11,804.04 ($299) in 1,000 unit volumes. For even further cost reductions, the Virtex-5 EasyPath program offers up to 75 per cent cost reduction. The ML506 board featuring the Virtex-5 SX95T device is available now and sells for Rs.47,176.68 ($1,195.00).
- Clive Maxfield
Programmable Logic DesignLine
晶心科技將首度展示全方位AndeShape開發平台系列產品
屬聯發科集團的晶心科技 (Andes)，繼近日推出32位元微處理器IP Andes Core之後，將參與1月22日於六福皇宮舉辦的2008 DTF Embedded World (嵌入式系統暨應用技術論壇)，首度將晶心科技產品系列與應用技術公開推廣給國內相關IC設計及系統產品業者，與全台SoC業者共創台灣半導體產業的成功雙贏局面。
晶心科技表示，此次為首度於業界研討會公開發表，演說主軸包括嵌入式系統的發展趨勢、晶心於此趨勢中扮演的先驅角色、晶心產品技術精髓，與為SoC客戶所能帶來的有效價值。而於會場中，晶心科技現場展示以32位元Andes Core為架構之AndeShape開發平台系列產品、及配合SoC設計潮流的ESL(Electronic SystemLevel)開發工具軟體AndeSight及AndESLive。
晶心科技表示，將展示系列產品分別為ADP-AG101：提供客戶500MHz以上效能的CPU，以完備的軟體及各種實用的介面控制器，提供生產網通、多媒體、消費性SoC產品業者及其客戶所應用。ADP-XC5：基於FPGA的開發平台，提供在FPGA執行80MHz效能的Andes Core CPU。其彈性的設計架構，將可動態組成的Andes Core 置入此平台內作最佳功能驗證。
晶心科技於2008 DTF Embedded World論壇主講人技術長兼研發暨技術企劃副總經理蘇泓萌博士表示，晶心科技是亞太唯一推出原創性32位元微處理器軟硬核IP的廠商，目標是提供國內SoC業者快速即時服務與完整系列產品。晶心於現場展示以32位元Andes Core為架構之AndeShape系列產品，可幫客戶Shape(塑造)出「高價值及高研發成功機率」的SoC競爭性產品。
針對晶心Andes Core的特色，蘇泓萌進一步強調晶心科技擁有16/32 bits mixable instruction set 與可組態處理器核心，現行各種核心涵蓋範圍廣泛，其size分佈從40K gates開始到300K gates，而速度分佈則為150MHz~600MHz，再再突顯出晶心科技可提供客戶更多不同層次效能需求的處理器核心選擇。
晶心科技表示，此次為首度於業界研討會公開發表，演說主軸包括嵌入式系統的發展趨勢、晶心於此趨勢中扮演的先驅角色、晶心產品技術精髓，與為SoC客戶所能帶來的有效價值。而於會場中，晶心科技現場展示以32位元Andes Core為架構之AndeShape開發平台系列產品、及配合SoC設計潮流的ESL(Electronic SystemLevel)開發工具軟體AndeSight及AndESLive。
晶心科技表示，將展示系列產品分別為ADP-AG101：提供客戶500MHz以上效能的CPU，以完備的軟體及各種實用的介面控制器，提供生產網通、多媒體、消費性SoC產品業者及其客戶所應用。ADP-XC5：基於FPGA的開發平台，提供在FPGA執行80MHz效能的Andes Core CPU。其彈性的設計架構，將可動態組成的Andes Core 置入此平台內作最佳功能驗證。
晶心科技於2008 DTF Embedded World論壇主講人技術長兼研發暨技術企劃副總經理蘇泓萌博士表示，晶心科技是亞太唯一推出原創性32位元微處理器軟硬核IP的廠商，目標是提供國內SoC業者快速即時服務與完整系列產品。晶心於現場展示以32位元Andes Core為架構之AndeShape系列產品，可幫客戶Shape(塑造)出「高價值及高研發成功機率」的SoC競爭性產品。
針對晶心Andes Core的特色，蘇泓萌進一步強調晶心科技擁有16/32 bits mixable instruction set 與可組態處理器核心，現行各種核心涵蓋範圍廣泛，其size分佈從40K gates開始到300K gates，而速度分佈則為150MHz~600MHz，再再突顯出晶心科技可提供客戶更多不同層次效能需求的處理器核心選擇。
Xilinx與EDA領導廠商合作解決超高容量FPGA設計驗證的問題
Xilinx宣佈，將與業界領導的電子設計自動化供應商合作，來解決超高容量FPGA設計驗證問題所帶來的挑戰。該公司的工程師將與Cadence Design Systems、Mentor Graphics和Synopsys公司的工程師合作，以定義和實現新的驗證流（verification flow），從而把今日65nm FPGA及興起中之FPGA架構的超高密度設計之生產力和品質達到最大化。
此一合作計畫，將把焦點放在可以讓工程師達成積極設計目標環境中的覆蓋率擴充、改善模擬執行時間及縮短驗證時間等項目。這些工具及方法的主要發表時間預定在2008年的上半年。
此一合作計畫，將把焦點放在可以讓工程師達成積極設計目標環境中的覆蓋率擴充、改善模擬執行時間及縮短驗證時間等項目。這些工具及方法的主要發表時間預定在2008年的上半年。
2008年1月17日 星期四
加快信息娛樂、輔助駕駛等設計，Xilinx最新XA Spartan-3E FPGA汽車ECU開發套件出手相助
賽靈思公司（Xilinx, Inc.）宣佈推出賽靈思汽車（XA）電子控制單元（ECU）開發套件。該套件基於賽靈思公司滿足汽車應用標準的低成本Xilinx XA Spartan-3E 現場可編程門陣列（FPGA）器件。XA 汽車 ECU套件為快速開發車內網絡、信息娛樂、輔助駕駛以及駕駛信息系統提供了一個平台。
賽靈思公司與汽車電子解決方案主要供應商Si-Gate GmbH (www.si-gate.com)合作開發了這一XA汽車ECU開發套件。該套件包括一個帶有預工程化硬件接口的開發板，支持眾多汽車應用IP。利用這一完整的開發環境，汽車設計人員可快速完成器件評估，迅速完成設計並開始運行。
「FPGA內在的靈活性和可編程能力改變了汽車系統設計人員對開發時間的認識。今天推出的解決方案將可使他們更快速地構建更複雜的FPGA 系統，並縮短設計推向市場的時間。」賽靈思公司汽車部全球汽車市場和產品規劃經理Kevin Tanaka說，「我們新推出的汽車ECU開發套件支持將低成本FPGA平台集成到全新的智能車內電子系統中。」
XA 汽車 ECU開發套件提供了開發完整子系統所需要的所有元器件，包括配有一片XA Spartan-3E 160萬系統門FPGA的XA1600E開發板，板上硬件接口，如CAN 2.0B 和 C、Ethernet 10/100、USB 2.0、SPI 和 SCI。預先驗證的賽靈思和第三方應用IP為開發MOST 系統、FlexRay 連接以及高速和低速CAN總結接口提供了必要的構建模塊。該套件還包括一個帶有通用適配器的電源、編程和定製串行電纜、快速入門指南以及包含方便評估的參考設計的資源CD。同時還支持賽靈思嵌入式開發套件和ISE設計工具評估版。
點擊下載「FPGA在汽車自助駕駛中的應用」
更多設計資料免費下載
賽靈思公司與汽車電子解決方案主要供應商Si-Gate GmbH (www.si-gate.com)合作開發了這一XA汽車ECU開發套件。該套件包括一個帶有預工程化硬件接口的開發板，支持眾多汽車應用IP。利用這一完整的開發環境，汽車設計人員可快速完成器件評估，迅速完成設計並開始運行。
「FPGA內在的靈活性和可編程能力改變了汽車系統設計人員對開發時間的認識。今天推出的解決方案將可使他們更快速地構建更複雜的FPGA 系統，並縮短設計推向市場的時間。」賽靈思公司汽車部全球汽車市場和產品規劃經理Kevin Tanaka說，「我們新推出的汽車ECU開發套件支持將低成本FPGA平台集成到全新的智能車內電子系統中。」
XA 汽車 ECU開發套件提供了開發完整子系統所需要的所有元器件，包括配有一片XA Spartan-3E 160萬系統門FPGA的XA1600E開發板，板上硬件接口，如CAN 2.0B 和 C、Ethernet 10/100、USB 2.0、SPI 和 SCI。預先驗證的賽靈思和第三方應用IP為開發MOST 系統、FlexRay 連接以及高速和低速CAN總結接口提供了必要的構建模塊。該套件還包括一個帶有通用適配器的電源、編程和定製串行電纜、快速入門指南以及包含方便評估的參考設計的資源CD。同時還支持賽靈思嵌入式開發套件和ISE設計工具評估版。
點擊下載「FPGA在汽車自助駕駛中的應用」
更多設計資料免費下載
開放式SystemVerilog驗證方法OVM提供網路下載
EDA工具供應商益華電腦(Cadence Design Systems)與明導國際(Mentor Graphics)宣佈，Open Verification Methodology (OVM)即日起開始提供網路下載；透過標準開放源碼Apache 2.0授權，有興趣者可從OVM網站(www.ovmworld.org)免費下載OVM原始碼、文件與使用範例。
OVM以IEEE Std. 1800-2005 SystemVerilog標準為基礎，號稱是業界首個開放式、語言可互通的SystemVerilog驗證方法。OVM 提供方法與隨附程式庫，使用者能夠建立模組化、可重複使用的驗證環境，讓各種元件能夠在其中透過標準的transaction layer建立介面而彼此溝通；也能透過共同的方法而在公司內外重複使用，和為虛擬序列與block-to-system的重複使用而分類，以及與量產流程中其他常用語言完全整合。
OVM是Mentor與Cadence的聯合開發活動，擁有眾多驗證平台的支援，可支援新手或驗證專家的需求。OVM包括基礎層的公用程式，這是在SystemVerilog中建立先進物件導向、coverage-driven environment與可重複使用驗證IP (VIP)的重要關鍵。OVM將驗證實務導入至方法與程式庫中，降低了採用SystemVerilog的複雜性，也大幅縮短建立驗證環境所需的時間；輕易的整合隨插即用VIP並確保程式碼的可攜帶性與重複使用性。
OVM量產版本即刻起供貨，並將於2008年稍後發表的版本中強化功能。Cadence與Mentor表示將合作保證OVM能夠在雙方的模擬器上順利執行，並擁有在Mentor之Advanced Verification Methodology與Cadence之Incisive Plan-to-Closure Methodology (Universal Reuse Methodology module)等既有環境中的backwards compatibility。
OVM以IEEE Std. 1800-2005 SystemVerilog標準為基礎，號稱是業界首個開放式、語言可互通的SystemVerilog驗證方法。OVM 提供方法與隨附程式庫，使用者能夠建立模組化、可重複使用的驗證環境，讓各種元件能夠在其中透過標準的transaction layer建立介面而彼此溝通；也能透過共同的方法而在公司內外重複使用，和為虛擬序列與block-to-system的重複使用而分類，以及與量產流程中其他常用語言完全整合。
OVM是Mentor與Cadence的聯合開發活動，擁有眾多驗證平台的支援，可支援新手或驗證專家的需求。OVM包括基礎層的公用程式，這是在SystemVerilog中建立先進物件導向、coverage-driven environment與可重複使用驗證IP (VIP)的重要關鍵。OVM將驗證實務導入至方法與程式庫中，降低了採用SystemVerilog的複雜性，也大幅縮短建立驗證環境所需的時間；輕易的整合隨插即用VIP並確保程式碼的可攜帶性與重複使用性。
OVM量產版本即刻起供貨，並將於2008年稍後發表的版本中強化功能。Cadence與Mentor表示將合作保證OVM能夠在雙方的模擬器上順利執行，並擁有在Mentor之Advanced Verification Methodology與Cadence之Incisive Plan-to-Closure Methodology (Universal Reuse Methodology module)等既有環境中的backwards compatibility。
2008年1月14日 星期一
Altera在三洋家庭劇院投影機中表現出色
2008/1/11
Altera宣布三洋電子(Sanyo)在其PLV-Z2000 1080p家庭劇院投影機中採用Cyclone II FPGA和Nios II嵌入式處理器，進一步提高家庭娛樂系統的影像品質。Altera的FPGA和嵌入式處理器組合方案的高階影像處理功能，使三洋最新款家庭劇院投影機的對比度達到15,000：1。利用Altera的解決方案，三洋等產品創新者提高整合度，實現更具價值的功能。在2008年1月7～10日舉行的美國拉斯維加斯消費性電子展(CES)上，三洋將展示其PLV-Z2000 1080p家庭劇院投影機。
在元件選擇過程中，三洋確定Nios II嵌入式處理器的性能能夠滿足其提高影像品質的需求。Altera解決方案幫助三洋家庭劇院投影機實現色彩更豐富、更逼真的影像，同時提高對比度和解析度，柔和的影像甚至達到膠片的視覺感受，所提供的七級預設校準功能可適應各種視聽室和環境亮度變化。
Altera的FPGA和嵌入式處理器技術提供豐富的功能，其性能和內在價值對其獲高品質視訊有很大幫助。利用Altera的解決方案，三洋的PLV-Z2000能為家庭劇院愛好者提供獨特的娛樂感受，Altera新的Cyclone III FPGA應用前景廣闊，確保三洋能夠在今後的產品中發揮重要作用。
Altera宣布三洋電子(Sanyo)在其PLV-Z2000 1080p家庭劇院投影機中採用Cyclone II FPGA和Nios II嵌入式處理器，進一步提高家庭娛樂系統的影像品質。Altera的FPGA和嵌入式處理器組合方案的高階影像處理功能，使三洋最新款家庭劇院投影機的對比度達到15,000：1。利用Altera的解決方案，三洋等產品創新者提高整合度，實現更具價值的功能。在2008年1月7～10日舉行的美國拉斯維加斯消費性電子展(CES)上，三洋將展示其PLV-Z2000 1080p家庭劇院投影機。
在元件選擇過程中，三洋確定Nios II嵌入式處理器的性能能夠滿足其提高影像品質的需求。Altera解決方案幫助三洋家庭劇院投影機實現色彩更豐富、更逼真的影像，同時提高對比度和解析度，柔和的影像甚至達到膠片的視覺感受，所提供的七級預設校準功能可適應各種視聽室和環境亮度變化。
Altera的FPGA和嵌入式處理器技術提供豐富的功能，其性能和內在價值對其獲高品質視訊有很大幫助。利用Altera的解決方案，三洋的PLV-Z2000能為家庭劇院愛好者提供獨特的娛樂感受，Altera新的Cyclone III FPGA應用前景廣闊，確保三洋能夠在今後的產品中發揮重要作用。
Altera FPGA助力三洋拓展高端市場，後視倒車攝像系統將具有高級圖像增強功能
Altera公司宣佈，三洋電子有限公司在其CCA-BC200汽車後視倒車攝像系統中採用了Cyclone II FPGA和Nios II嵌入式處理器。Cyclone II FPGA的Nios II嵌入式處理器為三洋公司提供了高性能圖像處理解決方案，降低了廣角和偏角失真。和數字信號處理器(DSP)方案相比，單芯片FPGA是更緊湊、更可靠的解決方案，而前者通常需要兩個以上的器件。
CCA-BC200是業界的首款配件市場後視倒車攝像系統。該系統可以連接至所有汽車的視頻監視系統，對圖像進行數字校正，實現更清晰自然的圖像。三洋公司在消費類電子產品展(CES)上展示了這一後視倒車攝像系統。
三洋電子有限公司汽車高級技術中心經理Hitoshi Hongo評論說：「Cyclone II FPGA和Nios II嵌入式處理器提供的高級功能非常有價值，和其他方案相比，我們能更高效地實現高級信號處理功能。採用Altera的Quartus II軟件，我們不但提高了集成度，而且還獲得了明顯的產品及時面市優勢，這一軟件能夠幫助我們迅速實現各種複雜設計。綜合考慮這些因素，Altera的解決方案在實現我們業界首款商用汽車攝像系統中扮演了重要角色，這一系統的很多功能以前只能在豪華汽車中才能見到。」
Altera的Cyclone II FPGA結合其Nios II嵌入式處理器，實現了高性能圖像處理功能，例如縮放和編碼以及控制功能，性能超出了很多消費類汽車應用中的DSP處理器和微控制器組合。三洋公司採用了Altera解決方案來實現圖像轉換、濾波、平滑和混合等高級算法，為CCA-BC200提供實時「魚眼」校正功能，防止了「梯形失真」。這些功能實現了清晰、正確的圖像，幫助駕駛員安全地進行倒車，清楚地看到道路上有什麼。
Altera汽車業務部資深營銷經理Dave Elliott說：「三洋的CCA-BC200採用了幾項Altera支撐技術，使駕駛員在倒車時不會受到傷害。從圖像增強到中心偏離圖像調整技術，Altera Cyclone II FPGA和Nios II嵌入式處理器組合可支持前沿的創新應用，例如CCA-BC200等非常有價值的高性能靈活解決方案。」
點擊下載超清晰版「Clarion歌樂PU-9358A車載收音機原理圖」
CCA-BC200是業界的首款配件市場後視倒車攝像系統。該系統可以連接至所有汽車的視頻監視系統，對圖像進行數字校正，實現更清晰自然的圖像。三洋公司在消費類電子產品展(CES)上展示了這一後視倒車攝像系統。
三洋電子有限公司汽車高級技術中心經理Hitoshi Hongo評論說：「Cyclone II FPGA和Nios II嵌入式處理器提供的高級功能非常有價值，和其他方案相比，我們能更高效地實現高級信號處理功能。採用Altera的Quartus II軟件，我們不但提高了集成度，而且還獲得了明顯的產品及時面市優勢，這一軟件能夠幫助我們迅速實現各種複雜設計。綜合考慮這些因素，Altera的解決方案在實現我們業界首款商用汽車攝像系統中扮演了重要角色，這一系統的很多功能以前只能在豪華汽車中才能見到。」
Altera的Cyclone II FPGA結合其Nios II嵌入式處理器，實現了高性能圖像處理功能，例如縮放和編碼以及控制功能，性能超出了很多消費類汽車應用中的DSP處理器和微控制器組合。三洋公司採用了Altera解決方案來實現圖像轉換、濾波、平滑和混合等高級算法，為CCA-BC200提供實時「魚眼」校正功能，防止了「梯形失真」。這些功能實現了清晰、正確的圖像，幫助駕駛員安全地進行倒車，清楚地看到道路上有什麼。
Altera汽車業務部資深營銷經理Dave Elliott說：「三洋的CCA-BC200採用了幾項Altera支撐技術，使駕駛員在倒車時不會受到傷害。從圖像增強到中心偏離圖像調整技術，Altera Cyclone II FPGA和Nios II嵌入式處理器組合可支持前沿的創新應用，例如CCA-BC200等非常有價值的高性能靈活解決方案。」
點擊下載超清晰版「Clarion歌樂PU-9358A車載收音機原理圖」
2008年1月13日 星期日
Tensilica與eASIC建立合作關係，共同提供支持結構化ASIC的免費鑽石系列處理器IP
Tensilica公司聯合eASIC公司日前宣佈建立合作夥伴關係，以消除SOC開發過程中面臨的成本壁壘。
且無最低訂貨量限制的ASIC客戶免費使用Tensilica公司愈見流行的鑽石標準系列Microcontroller/CPU/DSP IP核。eASIC公司的客戶目前可通過該公司的eZ-IP聯盟組織獲得鑽石系列標準處理器內核IP。
本項史無前例的合作將極大幫助嵌入式設計工程師對於基於結構化ASIC的應用使用多款高性能低功耗的鑽石系列處理器IP核進行SOC產品的開發。設計工程師可以以比基於FPGA系統成本更低地開發出定製化、高度差異的ASIC產品。
Tensilica公司鑽石系列處理器目前涵蓋7款從非常小的低功耗32位微控制器到業界最高性能的數字信號處理器IP核，以及已被大量手機採用的多標準音頻處理器。鑽石標準系列包括：
106Micro – 業界最小的無cache的32位RISC微控制器IP核
108Mini – 一款小型的內嵌有DSP能力/無cache的32位RISC控制器IP核
212GP – 一款靈活的中檔32位RISC控制器IP核
232L – 一款中檔帶Linux操作系統（OS）MMU的32位CPU
570T – 一款高端32位CPU IP核
545CK – 一款高性能DSP IP核
330HiFi – 一款支持流行的音頻和語音編解碼器的低功耗、24位音頻DSP處理器IP核
鑽石系列標準處理器IP核涵蓋了嵌入式領域廣泛的應用範圍，這些處理器由一套統一的軟件開發工具支持，並已在業界形成了廣泛的合作夥伴體系。
eASIC公司市場高級總監Jasbinder Bhoot表示，「在零掩模費結構化ASIC上免費使用Tensilica處理器，對於希望在任意生產量級開發低功耗的嵌入式處理系統的客戶們而言，是降低前期成本的革命性突破！本項合作開啟了基於開發SOC系統的新紀元。客戶將可在一顆高性能和能夠量產的ASIC中採用無前期成本和無最小訂單數量限制的多款優秀的嵌入式處理器IP。」
Tensilica公司戰略聯盟總監Chris Jones表示，「Tensilica的部分客戶已經被eASIC公司適合快速原型和高量產的Nextreme結構化ASIC所吸引。eASIC公司的結構化ASIC技術為客戶提供了一種比FPGA更低功耗、更高集成度和更高性能的解決方案，同時比傳統的ASIC成本更低，面市時間更短。」
且無最低訂貨量限制的ASIC客戶免費使用Tensilica公司愈見流行的鑽石標準系列Microcontroller/CPU/DSP IP核。eASIC公司的客戶目前可通過該公司的eZ-IP聯盟組織獲得鑽石系列標準處理器內核IP。
本項史無前例的合作將極大幫助嵌入式設計工程師對於基於結構化ASIC的應用使用多款高性能低功耗的鑽石系列處理器IP核進行SOC產品的開發。設計工程師可以以比基於FPGA系統成本更低地開發出定製化、高度差異的ASIC產品。
Tensilica公司鑽石系列處理器目前涵蓋7款從非常小的低功耗32位微控制器到業界最高性能的數字信號處理器IP核，以及已被大量手機採用的多標準音頻處理器。鑽石標準系列包括：
106Micro – 業界最小的無cache的32位RISC微控制器IP核
108Mini – 一款小型的內嵌有DSP能力/無cache的32位RISC控制器IP核
212GP – 一款靈活的中檔32位RISC控制器IP核
232L – 一款中檔帶Linux操作系統（OS）MMU的32位CPU
570T – 一款高端32位CPU IP核
545CK – 一款高性能DSP IP核
330HiFi – 一款支持流行的音頻和語音編解碼器的低功耗、24位音頻DSP處理器IP核
鑽石系列標準處理器IP核涵蓋了嵌入式領域廣泛的應用範圍，這些處理器由一套統一的軟件開發工具支持，並已在業界形成了廣泛的合作夥伴體系。
eASIC公司市場高級總監Jasbinder Bhoot表示，「在零掩模費結構化ASIC上免費使用Tensilica處理器，對於希望在任意生產量級開發低功耗的嵌入式處理系統的客戶們而言，是降低前期成本的革命性突破！本項合作開啟了基於開發SOC系統的新紀元。客戶將可在一顆高性能和能夠量產的ASIC中採用無前期成本和無最小訂單數量限制的多款優秀的嵌入式處理器IP。」
Tensilica公司戰略聯盟總監Chris Jones表示，「Tensilica的部分客戶已經被eASIC公司適合快速原型和高量產的Nextreme結構化ASIC所吸引。eASIC公司的結構化ASIC技術為客戶提供了一種比FPGA更低功耗、更高集成度和更高性能的解決方案，同時比傳統的ASIC成本更低，面市時間更短。」
Lattice推出支援高速QDR II/II+儲存裝置之IP核心
Lattice推出支援Quad Data Rate (QDR)II/II+儲存裝置、基於FPGA的IP核心。新型LatticeSC和LatticeSCM系列FPGA(還有LatticeSC/M系列FPGA)，現可支援高達750Mbps的QDR II/II+數據率。此款高速QDR II和QDR II+儲存控制器IP採用了Lattice可實現成本最佳化(MACO)架構ASIC製程的低功率光罩陣列。
Quad Data Rate II+儲存裝置是QDR SRAM系列記憶體最新成員，其數據率可達250MHz以上。Quad Data Rate II+系列SRAM是用於高頻寬、低延遲應用的理想選擇。其讀、寫埠獨立工作，設計人員可使用其最大頻寬且無須擔心其它儲存元件常見的匯流排衝突問題。 QDR II+儲存元件的高頻寬和低延遲特性使得其在高寬頻應用中成為查找表、鏈接清單和控制器緩衝記憶體的常用記憶體。在下一代交換和路由器平台也得到了廣泛應用。
LatticeSCM FPGA元件中採用了Lattice獨有的MACO嵌入式結構化ASIC塊，並且具有由Lattice開發，以縮短終短系統上市時間的預制、標準相容IP功能。與常用於FPGA的軟體IP不同，MACO IP功能被嵌入在元件中，使用時不用支付IP版稅。這些改進型儲存控制器可提供支援下一代QDR II和QDR II+元件，以及DDR I/II和RLDRAM I/II儲存裝置的速度最快的可程式儲存介面。
Lattice的7.0版ispLEVER軟體設計工具套件支援LatticeSCM元件的完整HDL設計和驗證流，以及Lattice的其它技術領先的可程式元件。
Quad Data Rate II+儲存裝置是QDR SRAM系列記憶體最新成員，其數據率可達250MHz以上。Quad Data Rate II+系列SRAM是用於高頻寬、低延遲應用的理想選擇。其讀、寫埠獨立工作，設計人員可使用其最大頻寬且無須擔心其它儲存元件常見的匯流排衝突問題。 QDR II+儲存元件的高頻寬和低延遲特性使得其在高寬頻應用中成為查找表、鏈接清單和控制器緩衝記憶體的常用記憶體。在下一代交換和路由器平台也得到了廣泛應用。
LatticeSCM FPGA元件中採用了Lattice獨有的MACO嵌入式結構化ASIC塊，並且具有由Lattice開發，以縮短終短系統上市時間的預制、標準相容IP功能。與常用於FPGA的軟體IP不同，MACO IP功能被嵌入在元件中，使用時不用支付IP版稅。這些改進型儲存控制器可提供支援下一代QDR II和QDR II+元件，以及DDR I/II和RLDRAM I/II儲存裝置的速度最快的可程式儲存介面。
Lattice的7.0版ispLEVER軟體設計工具套件支援LatticeSCM元件的完整HDL設計和驗證流，以及Lattice的其它技術領先的可程式元件。
借MIPS之力，Microchip期待在32位市場厚積薄發
不久前，微芯科技(Microchip Technology)公司宣佈推出其首款32位MCU產品，從而成為包括瑞薩科技、NEC、飛思卡爾、NXP等32位MCU玩家陣營中的新成員，也使得原本激烈的32位MCU競爭又憑添了幾分「熱度」。
延續之前的兼容路線，此次Microchip推出的PIC32系列提供良好的8位和16位MCU兼容性和輕鬆的升級路線。這裡特別值得注意的是，與上述這些自有32位MCU供應商或選擇ARM內核的廠商不同，此次Microchip推出的PIC32系列，選擇了MIPS內核。
為什麼選擇MIPS 內核？
在Microchip執行副總裁Ganesh Moorthy看來，32位市場應用非常複雜，因此最新32位MCU產品必須不僅需要和之前的PIC單片機兼容，還要擁有更高的性能、更大的存儲空間和豐富的工具、操作系統及軟件選擇，當然還要便於移植和易於使用、購買。「事實上，對於大多數客戶而言，選擇什麼樣的內核並不是最重要的。」Moorthy表示，「他們所關注的是在內核周圍可以集成多少外設？兼容性如何？」
MIPS MK4是MIPS公司的一個新內核，Microchip參與了該內核的開發，確保它適合於MCU市場。而MK4的優勢在與它具有可擴展性指令設定。這樣， Microchip就可以在針對某些特定應用時自由添加指令，從而達到優化的目的。同時它還擁有改進的指令流追蹤、更多的寄存器窗口和待機能力。
毫無疑問，Microchip之所以選擇MIPS內核，是希望為其自身及客戶進入圍繞MIPS內核所構建的龐大生態系統打開一扇大門。而走差異化路線，也使其能夠更為便捷地進入市場。同時，由於MIPS此前收購了模擬IP廠商Chipidea，Microchip也希望通過此次合作來拓展其模擬IP的潛在市場應用領域。
針對兩公司的合作，市場調研公司In-Stat首席分析師Max Baron表示：「Microchip優秀的架構師將會把MIPS架構的卓越性能在32位MCU中發揮到極致。一方面，Microchip擁有了MIPS 的卓越架構，而MIPS同時也得以分享Microchip這一領先MCU供應商的成就。對兩家公司而言，這是一大雙贏的合作。」
但不可忽視的是，在過去的幾年裡，ARM已經在32位內核領域擁有了為數眾多的授權使用者。我們沒有理由不相信，在不久的將來，MIPS與Microchip的聯手合作將動搖基於標準內核MCU市場的天平，未來的32位MCU市場競爭也會愈演愈烈。
全新PIC32系列，劍指未來32位MCU市場
目前，32位機在POS機，家用電表，工業控制等領域得到了廣泛應用。那麼對於Microchip而言，未來的市場機遇在哪裡？ Moorthy表示，Microchip重點關注的將會是以下三個方面：一是自身產品對於客戶而言應該易於試用、評估和使用；二是開發工具要具有成本效益，必須是客戶能夠負擔得起的；三是通過不斷開拓和加強與第三方的合作，使客戶有更多的軟件和開發工具便於選擇。
根據Microchip提供的資料，先期推出的PIC32系列產品包括7款新型通用器件，能夠在最高72 MHz頻率下運行，提供強大的代碼及數據存儲能力，具有最大512 KB的閃存和32 KB的RAM。同時還支持最多63個中斷向量。此外，該系列還包含一應俱全的集成外設，可大大降低整體設計的複雜性及成本。其中包括多種通信外設、一個支持外接存儲器及顯示裝置的16位並行主控端口，以及一個單電源片上穩壓器。
Moorthy表示，通過引入全新PIC32系列，Microchip將可以為客戶提供在不同產品系列之間無縫的移植路徑。設計人員可通過Microchip提供的業內兼容性最強的開發環境，使用8位、16位及32位MCU進行開發。目前，Microchip是唯一可提供單一開發環境的支持8位、16位及32位產品線的MCU廠商。而PIC32系列在性能和存儲上均得到了顯著提升，其引腳、外設和軟件保持了與Microchip 16位MCU/數字信號控制器系列的兼容性。
Microchip還增強了PIC32的調試性能和片上指令跟蹤能力。和傳統的MIPS架構相比，它擁有更少的引腳，並可擁有8個硬件斷點，包括6個指令斷點和2個數據斷點，支持邏輯與/邏輯或/順序組合。
新系列器件還得到Microchip免費MPLAB集成開發環境的全面支持，能夠省去客戶在開發工具方面的重複投資。此外，新的 Microchip產品還將從已構建的生態系統環境中受益。目前，該產品已得到11家提供集成開發環境、編譯器、調試器、操作系統及軟件的廠商的支持。
為了使更多客戶瞭解產品，Microchip還準備了一套售價為49.9美元，專為開發人員初用PIC32系列時所需一切資源的PIC32入門工具包。
培養未來人才 瑞薩捐贈台大機械所MCU開發套件
瑞薩科技(Renesas)日前將30套來自日本原廠的M16C/29 RSK微控制器(MCU)開發套件，捐贈給台大工學院機械研究所，做為教學研究之用。對於剛開始接觸這類型微控制器的使用者或負責開發設計的工程師們來說，該套工具除具備容易操作與功能強的特性，其所提供的平台亦可供User進行編碼、除錯的實作模擬，以及用來測試及評估設備本身及其週邊效能。
瑞薩是著眼於台大機械所的優秀師資，以及該所學生們過去在MCU、DSP等各項相關競賽中的卓越表現，而主動提出了此次捐贈。台灣瑞薩董事長森本哲哉(Tetsuya Morimoto)在捐贈儀式致詞時表示，該公司期望藉由此次的捐贈與互動，以及台大同學們的創意及研發能力，為市場帶來更多元的應用，而同時瑞薩也無異於多了一個值得投資及期待的菁英人才庫。
至於在台大方面，值得期待的除了這套工具本身的功能之外，不僅教授們得以擴展其應用教學領域，學生們更可跳脫書面教材，實際接觸到先進的微控制器技術，助益未來的職場生涯。
瑞薩是著眼於台大機械所的優秀師資，以及該所學生們過去在MCU、DSP等各項相關競賽中的卓越表現，而主動提出了此次捐贈。台灣瑞薩董事長森本哲哉(Tetsuya Morimoto)在捐贈儀式致詞時表示，該公司期望藉由此次的捐贈與互動，以及台大同學們的創意及研發能力，為市場帶來更多元的應用，而同時瑞薩也無異於多了一個值得投資及期待的菁英人才庫。
至於在台大方面，值得期待的除了這套工具本身的功能之外，不僅教授們得以擴展其應用教學領域，學生們更可跳脫書面教材，實際接觸到先進的微控制器技術，助益未來的職場生涯。
晶心科技發表32位元微處理器核心及工具軟體
原創性32位元CPU核心智財與系統晶片設計平台(Processor-based SoC Platforms)開發商晶心科技(Andes)，推出建構於一個全新指令集架構(ISA)的32位元微處理器軟核及硬核(Softcore、Hardcore) IP Andes Core，及配合SoC設計潮流的ESL (Electronic System Level)開發工具軟體AndeSight及AndESLive。
晶心表示，SoC設計業者與軟體開發業者，能藉此快速自我生成指令精確(Instruction Accurate)虛擬原型，這些虛擬原型可升級、可重覆使用。此外，晶心Andes Core的記憶體存取架構，更以多種特殊指令及記憶體介面，改善系統軟硬體之間相互運作的諧調關係。
晶心產品系列中Andes Core N12系列的N1213軟核擁有32組廣用暫存器(GPR)，以8級管線(pipeline)及動態分支預測(dynamic branch prediction)為主軸，配合低功耗快取結構及虛擬定址的近鄰記憶體(Local Memory)架構，解決在使用傳統嵌入式微處理器時記憶體存取延遲及頻寬不足的問題。
而具MMU及快取記憶體的CPU硬核，已經使用UMC 0.13um製程驗證成功，並整合多種週邊IP，此CPU硬核之運作時脈最差情形可以達到500MHz，Linux 2.4/2.6亦移植成功，所提供的AHB介面，能方便客戶整合其他IP進行測試及發展。晶心科技預計在2008年第二季完成以TSMC 90奈米製程設計硬核的Silicon驗證。
晶心Andes Core N12系列的AndeScore N1213針對現有及可預期未來的大多數軟硬體應用特性，組合16bit/32bit指令集，在提供功能之餘，縮小程式集所需的記憶體空間，進而達到降低成本的效益。再則Andes Core的Memory快速存讀功能，更進一步以有限的硬體成本，將整體系統總效能(Total System Efficiency)提升至另一最佳化層次。
本著高度可組態及總體效能的特點，N1213適用於日趨多功能化的商用及通訊產品市場，包括智慧型手機(Smart Phone)、數位電視(Digital TV)、網路電視(IPTV)、數位電視機上盒(STB)、數位錄放影機(DVD/DVR)、印表機、各種網路閘道裝置、無線網路、WiMAX，及區域儲存網路(SAN)等相關應用。若配合多核心架構的運用，N1213更可進一步滿足需求日增的智慧型終端裝置以及精簡型電腦等市場應用。
晶心科技的AndeSight及AndESLive使硬體工程師和軟體工程師具有一樣的能力去製作和修改他們各自的系統模型，這可以控制 NRE (Non Recurring Engineering)成本，可以使軟體工程師在拿到硬體原型之前，即可以進行軟體的開發及最佳化。
AndeSight及AndESLive可支援Andes自行定義ISA的多組系列32位元CPU核心包括N12及N10等。在SoC的開發計畫裡，Time to Market是決定整個計畫成本及滿足下游客戶的最重要關鍵。而AndeSight及AndESLive是一個讓SoC設計業者能在計畫初期就能開始軟體設計、偵錯、最佳化等工作，並對系統架構及功能進行檢驗的工具。
晶心表示，SoC設計業者與軟體開發業者，能藉此快速自我生成指令精確(Instruction Accurate)虛擬原型，這些虛擬原型可升級、可重覆使用。此外，晶心Andes Core的記憶體存取架構，更以多種特殊指令及記憶體介面，改善系統軟硬體之間相互運作的諧調關係。
晶心產品系列中Andes Core N12系列的N1213軟核擁有32組廣用暫存器(GPR)，以8級管線(pipeline)及動態分支預測(dynamic branch prediction)為主軸，配合低功耗快取結構及虛擬定址的近鄰記憶體(Local Memory)架構，解決在使用傳統嵌入式微處理器時記憶體存取延遲及頻寬不足的問題。
而具MMU及快取記憶體的CPU硬核，已經使用UMC 0.13um製程驗證成功，並整合多種週邊IP，此CPU硬核之運作時脈最差情形可以達到500MHz，Linux 2.4/2.6亦移植成功，所提供的AHB介面，能方便客戶整合其他IP進行測試及發展。晶心科技預計在2008年第二季完成以TSMC 90奈米製程設計硬核的Silicon驗證。
晶心Andes Core N12系列的AndeScore N1213針對現有及可預期未來的大多數軟硬體應用特性，組合16bit/32bit指令集，在提供功能之餘，縮小程式集所需的記憶體空間，進而達到降低成本的效益。再則Andes Core的Memory快速存讀功能，更進一步以有限的硬體成本，將整體系統總效能(Total System Efficiency)提升至另一最佳化層次。
本著高度可組態及總體效能的特點，N1213適用於日趨多功能化的商用及通訊產品市場，包括智慧型手機(Smart Phone)、數位電視(Digital TV)、網路電視(IPTV)、數位電視機上盒(STB)、數位錄放影機(DVD/DVR)、印表機、各種網路閘道裝置、無線網路、WiMAX，及區域儲存網路(SAN)等相關應用。若配合多核心架構的運用，N1213更可進一步滿足需求日增的智慧型終端裝置以及精簡型電腦等市場應用。
晶心科技的AndeSight及AndESLive使硬體工程師和軟體工程師具有一樣的能力去製作和修改他們各自的系統模型，這可以控制 NRE (Non Recurring Engineering)成本，可以使軟體工程師在拿到硬體原型之前，即可以進行軟體的開發及最佳化。
AndeSight及AndESLive可支援Andes自行定義ISA的多組系列32位元CPU核心包括N12及N10等。在SoC的開發計畫裡，Time to Market是決定整個計畫成本及滿足下游客戶的最重要關鍵。而AndeSight及AndESLive是一個讓SoC設計業者能在計畫初期就能開始軟體設計、偵錯、最佳化等工作，並對系統架構及功能進行檢驗的工具。
OneSpin發表新一代FPGA合成驗證解決方案
EDA軟體廠商OneSpin Solutions引進序列等價驗證方案，此方案可實現FPGA合成驗證。OneSpin Solutions表示，其360 EC-FPGA等價校驗器使設計者可以結合高階合成最佳化進行功能驗證，而高階合成最佳化在功能、性能和成本目標方面不可或缺。
此等價校驗器還能在暫存器轉移水準程式碼，和後合成FPGA網表之間驗證功能等效性，也可以在後合成表單和後佈局佈線FPGA網表之間驗證功能等效性。此方案旨在利用全部實施階段，檢測錯誤，失配上引進複雜的FPGA合成最佳化來維護設計功能。該方案同時支援原型和產品元件驗證。
OneSpin的CEO Peter Feis指出，複雜且高度最佳化的FPGA設計要使用等價驗證，設計者需要特殊的FPGA解決方案而非折衷的最佳化方式。OneSpin製造獨立的360 EC-FPGA，特製方案用來滿足這種需要。該等價校驗器可以和已設立的FPGA匹配，並且保證了設計品質。
此等價校驗器還能在暫存器轉移水準程式碼，和後合成FPGA網表之間驗證功能等效性，也可以在後合成表單和後佈局佈線FPGA網表之間驗證功能等效性。此方案旨在利用全部實施階段，檢測錯誤，失配上引進複雜的FPGA合成最佳化來維護設計功能。該方案同時支援原型和產品元件驗證。
OneSpin的CEO Peter Feis指出，複雜且高度最佳化的FPGA設計要使用等價驗證，設計者需要特殊的FPGA解決方案而非折衷的最佳化方式。OneSpin製造獨立的360 EC-FPGA，特製方案用來滿足這種需要。該等價校驗器可以和已設立的FPGA匹配，並且保證了設計品質。
2008年1月11日 星期五
Silicon Labs發佈C8051T610系列低成本8位MCU
Silicon Labs(芯科實驗室有限公司)近日發表C8051T610系列低成本8位微控制器，進一步擴大其居於領先的小型微控制器產品線。T610系列管腳兼容於Silicon Labs的C8051F310系列，提供客戶同樣精巧體積的低成本替代方案。C8051T610最適合面臨成本上升壓力的消費及工業應用，包括玩具、相機模塊，手機配件、便攜式裝置、家用裝置和馬達控制器。
T610內含可按字節來燒錄的EPROM，設計人員首次燒錄這些內存後，還能在稍後繼續燒錄尚未使用的內存，這使T610系列的EPROM比傳統的可單次燒錄內存更有彈性。T610採用專利的流水線式單週期8051核心，中央處理器帶寬最高25MIPS，還包含可測量模擬信號的高精確度模擬數字轉換器 (ADC)、穩壓器和精準內部振盪器等許多強大功能，故能提供很高的每平方毫米功能密度，進而減少所需的外部元器件數目以及最終產品的體積與成本。
Silicon Laboratories的小型微控制器提供「四角操作」(four-corner operation) 能力，這表示它們不必限制操作條件就能達到最佳數據表規格。微控制器的中央處理器能在整個操作溫度和供應電壓範圍以25MHz速率操作，而且就算中央處理器以全速操作，ADC在整個溫度和電壓範圍內的速度和精確度也不受影響。芯片內置精準振盪器已經過校準，其誤差在最惡劣的溫度和供應電壓條件下也不會超過 2%，這使其精確度在任何情況下都能達到最起碼的規格要求。
設計人員發展T610應用系統時，可先利用內含閃存的同等級器件F310微控制器設計系統原型，然後再改用T610器件，整個過程完全不必修改硬件。Silicon Labs還提供一套功能完整的開發套件，包括利用T610發展嵌入式系統所需的全部硬件與軟件以及一個用來燒錄EPROM內存的插座。
C8051T610小型微控制器系列現已開始供應。
T610內含可按字節來燒錄的EPROM，設計人員首次燒錄這些內存後，還能在稍後繼續燒錄尚未使用的內存，這使T610系列的EPROM比傳統的可單次燒錄內存更有彈性。T610採用專利的流水線式單週期8051核心，中央處理器帶寬最高25MIPS，還包含可測量模擬信號的高精確度模擬數字轉換器 (ADC)、穩壓器和精準內部振盪器等許多強大功能，故能提供很高的每平方毫米功能密度，進而減少所需的外部元器件數目以及最終產品的體積與成本。
Silicon Laboratories的小型微控制器提供「四角操作」(four-corner operation) 能力，這表示它們不必限制操作條件就能達到最佳數據表規格。微控制器的中央處理器能在整個操作溫度和供應電壓範圍以25MHz速率操作，而且就算中央處理器以全速操作，ADC在整個溫度和電壓範圍內的速度和精確度也不受影響。芯片內置精準振盪器已經過校準，其誤差在最惡劣的溫度和供應電壓條件下也不會超過 2%，這使其精確度在任何情況下都能達到最起碼的規格要求。
設計人員發展T610應用系統時，可先利用內含閃存的同等級器件F310微控制器設計系統原型，然後再改用T610器件，整個過程完全不必修改硬件。Silicon Labs還提供一套功能完整的開發套件，包括利用T610發展嵌入式系統所需的全部硬件與軟件以及一個用來燒錄EPROM內存的插座。
C8051T610小型微控制器系列現已開始供應。
2008年1月10日 星期四
Xilinx unveils FPGA-based auto ECU devt kit
At the Consumer Electronics Show (CES), Xilinx, Inc. has announced immediate availability of the Xilinx Automotive (XA) Electronic Control Unit (ECU) Development Kit, based on its low-cost family of automotive-qualified Xilinx XA Spartan-3E field programmable gate arrays. The XA Automotive ECU kit provides a platform for rapid development of in-vehicle networking, infotainment, driver assistance, and driver information systems.
Xilinx teamed with Si-Gate GmbH to develop the XA Automotive ECU Development Kit. The kit includes a development board with pre-engineered hardware interfaces, and supports a host of automotive application intellectual property. With such a complete development environment, automotive designers can quickly evaluate devices and get their designs up and running right out of the box.
"The inherent flexibility and programmability of FPGAs have changed the way automotive systems designers think about development time. Now, it's all about making it easier for them to build more complex FPGA-based systems even faster, and reducing that key time-to-market," said Kevin Tanaka, worldwide automotive marketing and product planning manager of the Automotive Division at Xilinx. "Our new Automotive ECU Development Kit does just that, enabling integration of low-cost FPGA platforms into a new breed of intelligent in-vehicle electronics."
The XA Automotive ECU Development Kit provides all the components needed to develop entire subsystems, including an XA1600E development board equipped with an XA Spartan-3E 1.6 million system gate FPGA, and on-board hardware interfaces such as CAN 2.0B and C, Ethernet 10/100, USB 2.0, SPI and SCI. Pre-verified Xilinx and third-party application IP provides the necessary building blocks for developing MOST systems, FlexRay connectivity, along with high and low-speed CAN bus interfaces. The kit also includes a power supply with universal adapter, programming and custom serial cables, QuickStart Guide, and resource CD with a reference design for easy evaluation. Evaluation versions of the Xilinx Embedded Development Kit and ISE design tools are also supported.
The XA Spartan-3E FPGA family is tested to meet the needs of high-volume, cost-sensitive automotive electronics applications. The five-member family offers densities ranging from 100,000 to 1.6 million-system gates with various package options. These 90-nm devices deliver more functionality and I/O bandwidth per dollar than previously possible, setting new standards in the programmable logic industry. Because of their exceptionally low cost, XA Spartan-3E FPGAs offer a superior alternative to the high mask costs and lengthy development cycles of ASICs and ASSPs.
The XA Automotive ECU Development Kit is immediately available for Rs.59,020.19 ($1,495).
Xilinx teamed with Si-Gate GmbH to develop the XA Automotive ECU Development Kit. The kit includes a development board with pre-engineered hardware interfaces, and supports a host of automotive application intellectual property. With such a complete development environment, automotive designers can quickly evaluate devices and get their designs up and running right out of the box.
"The inherent flexibility and programmability of FPGAs have changed the way automotive systems designers think about development time. Now, it's all about making it easier for them to build more complex FPGA-based systems even faster, and reducing that key time-to-market," said Kevin Tanaka, worldwide automotive marketing and product planning manager of the Automotive Division at Xilinx. "Our new Automotive ECU Development Kit does just that, enabling integration of low-cost FPGA platforms into a new breed of intelligent in-vehicle electronics."
The XA Automotive ECU Development Kit provides all the components needed to develop entire subsystems, including an XA1600E development board equipped with an XA Spartan-3E 1.6 million system gate FPGA, and on-board hardware interfaces such as CAN 2.0B and C, Ethernet 10/100, USB 2.0, SPI and SCI. Pre-verified Xilinx and third-party application IP provides the necessary building blocks for developing MOST systems, FlexRay connectivity, along with high and low-speed CAN bus interfaces. The kit also includes a power supply with universal adapter, programming and custom serial cables, QuickStart Guide, and resource CD with a reference design for easy evaluation. Evaluation versions of the Xilinx Embedded Development Kit and ISE design tools are also supported.
The XA Spartan-3E FPGA family is tested to meet the needs of high-volume, cost-sensitive automotive electronics applications. The five-member family offers densities ranging from 100,000 to 1.6 million-system gates with various package options. These 90-nm devices deliver more functionality and I/O bandwidth per dollar than previously possible, setting new standards in the programmable logic industry. Because of their exceptionally low cost, XA Spartan-3E FPGAs offer a superior alternative to the high mask costs and lengthy development cycles of ASICs and ASSPs.
The XA Automotive ECU Development Kit is immediately available for Rs.59,020.19 ($1,495).
三洋採用Altera FPGA與Nios II組合方案提升系統效能
Altera公司宣佈，三洋電子(SANYO)已採用Altera Cyclone II FPGA和Nios II嵌入式處理器，應用在其PLV-Z2000 1080p家庭劇院投影機，以進一步提高家庭娛樂系統的影像品質；並應用在其CCA-BC200汽車後視倒車攝影系統，以降低廣角和偏角失真。
Altera的Cyclone II FPGA結合其Nios II嵌入式處理器，可實現高性能影像處理功能，例如縮放和編碼以及控制功能。而Nios II嵌入式處理器具備多項增強功能，包括浮點、硬體加速與C程式碼函式自動加速等，使其持續在軟式核心處理器領域的性能優勢。
Altera公司的FPGA和嵌入式處理器組合方案的高階影像處理功能，可使三洋最新款家庭劇院投影機的對比度達到15,000:1，實現色彩更豐富、更逼真的影像，同時提高了解析度，柔和的影像甚至達到膠片的視覺感受，所提供的7級預設校準功能可適應各種視聽室和環境亮度變化。
Altera解決方案還可實現影像轉換、濾波、平滑和混合等高階演算法，為三洋電子CCA-BC200系統提供即時「魚眼」校正功能，防止「梯形失真」。這些功能實現清晰、正確的影像，幫助駕駛員安全地進行倒車，清楚地看到道路上有什麼障礙。
三洋電子的CCA-BC200是首款配件市場後視倒車攝影系統。該系統可以連接至所有汽車的視訊監視系統，對影像進行數位校正，實現更清晰自然的影像。
此外，三洋電子並表示，採用Altera的Quartus II軟體也使其更為提高整合度，以迅速實現各種複雜設計與獲得產品上市優勢。三洋電子並在2008年國際消費性電子展(CES)上，展示其PLV-Z2000 1080p家庭劇院投影機與後視倒車攝影系統。
Altera的Cyclone II FPGA結合其Nios II嵌入式處理器，可實現高性能影像處理功能，例如縮放和編碼以及控制功能。而Nios II嵌入式處理器具備多項增強功能，包括浮點、硬體加速與C程式碼函式自動加速等，使其持續在軟式核心處理器領域的性能優勢。
Altera公司的FPGA和嵌入式處理器組合方案的高階影像處理功能，可使三洋最新款家庭劇院投影機的對比度達到15,000:1，實現色彩更豐富、更逼真的影像，同時提高了解析度，柔和的影像甚至達到膠片的視覺感受，所提供的7級預設校準功能可適應各種視聽室和環境亮度變化。
Altera解決方案還可實現影像轉換、濾波、平滑和混合等高階演算法，為三洋電子CCA-BC200系統提供即時「魚眼」校正功能，防止「梯形失真」。這些功能實現清晰、正確的影像，幫助駕駛員安全地進行倒車，清楚地看到道路上有什麼障礙。
三洋電子的CCA-BC200是首款配件市場後視倒車攝影系統。該系統可以連接至所有汽車的視訊監視系統，對影像進行數位校正，實現更清晰自然的影像。
此外，三洋電子並表示，採用Altera的Quartus II軟體也使其更為提高整合度，以迅速實現各種複雜設計與獲得產品上市優勢。三洋電子並在2008年國際消費性電子展(CES)上，展示其PLV-Z2000 1080p家庭劇院投影機與後視倒車攝影系統。
Altera Cyclone III系列65-nm FPGA 8個型號產品實現量產
Altera公司日前宣佈，低功耗、低成本Cyclone III系列65-nm FPGA所有8個型號的產品級芯片實現量產。自從2007年3月推出以來，Cyclone III系列產品已迅速應用於無線、軍事、顯示、汽車和工業市場的大量客戶系統中。
Altera公司低成本產品營銷總監Luanne Schirrmeister評論說：「作為業界首款也是唯一一款65-nm低成本FPGA系列，Cyclone III器件在數字系統設計中前所未有地同時實現了高密度、低功耗和低成本。而當今FPGA設計人員需要的是經過硬件測試的全面解決方案，因此，我們開發並推出了三種不同的開發套件，以及專用知識產權和參考設計，以加速產品面市，幫助客戶降低開發成本。」
Cyclone III器件應用成功的幾個例子包括：
·需要實時以太網通信的工業設備，為包括EtherCAT在內的多種協議提供知識產權(IP)支持
·為汽車網絡設計人員提供的網絡接口產品
·適合軟件無線電(SDR)應用的軟件編程配置平台
Cyclone III器件功耗比競爭FPGA低75％，具有5K至120K的邏輯單元(LE)，以及4 Mbits的存儲器和288個數字信號處理(DSP)乘法器。Cyclone III系列採用了台積電(TSMC)的65-nm低功耗(LP)工藝，提供商業、工業和擴展溫度範圍支持
Altera公司低成本產品營銷總監Luanne Schirrmeister評論說：「作為業界首款也是唯一一款65-nm低成本FPGA系列，Cyclone III器件在數字系統設計中前所未有地同時實現了高密度、低功耗和低成本。而當今FPGA設計人員需要的是經過硬件測試的全面解決方案，因此，我們開發並推出了三種不同的開發套件，以及專用知識產權和參考設計，以加速產品面市，幫助客戶降低開發成本。」
Cyclone III器件應用成功的幾個例子包括：
·需要實時以太網通信的工業設備，為包括EtherCAT在內的多種協議提供知識產權(IP)支持
·為汽車網絡設計人員提供的網絡接口產品
·適合軟件無線電(SDR)應用的軟件編程配置平台
Cyclone III器件功耗比競爭FPGA低75％，具有5K至120K的邏輯單元(LE)，以及4 Mbits的存儲器和288個數字信號處理(DSP)乘法器。Cyclone III系列採用了台積電(TSMC)的65-nm低功耗(LP)工藝，提供商業、工業和擴展溫度範圍支持
Cadence, Mentor launch Open Verification Methodology
A result of their joint efforts to unify the SystemVerilog method, Cadence Design Systems Inc. and Mentor Graphics Corp. has launched the Open Verification Methodology (OVM).
Distributed under the standard open-source Apache 2.0 license, the OVM source code, documentation and use examples may be downloaded free of charge from www.ovmworld.org. The OVM Web site is the central point of access for the OVM source code, providing information about partners, events, seminars, training, how-to instructions and future plans.
The OVM, based on IEEE Std. 1800-2005 SystemVerilog standard, is the first open, language interoperable, SystemVerilog verification methodology in the industry. The OVM provides a methodology and accompanying library that allow users to create modular, reusable verification environments in which components communicate with each other via standard transaction-level modeling interfaces. It also enables intra- and inter-company reuse through a common methodology and classes for virtual sequences and block-to-system reuse, and full integration with other languages commonly used in production flows.
As a joint development initiative between Mentor Graphics and Cadence Design Systems, the OVM is supported on multiple verification platforms ideally suited to both novice and expert verification engineers.
The OVM includes the foundation-level utilities necessary for building advanced object-oriented, coverage-driven verification environments and reusable verification IP (VIP) in SystemVerilog. The OVM reduces the complexity of adopting SystemVerilog by embedding verification practices into its methodology and library, and significantly shortens the time to create verification environments. It easily integrates plug-and-play VIP and ensures code portability and reuse.
"The OVM represents a major step forward in protecting our customers' investment in verification flows and reusable VIP," said Robert Hum, VP and general manager of Mentor's verification and test business unit. "After extensive customer interaction, we believe OVM will definitely accelerate the move to SystemVerilog, and provide significant competitive advantage to design and verification teams around the world."
"We have discussed OVM with more than a thousand engineers at customer sites and have worked with more than a dozen customers and partners during the beta period," said Ziv Binyamini, corporate VP, product and technologies organization at Cadence. "The level of interest in OVM is overwhelming, so we are pleased to be able to make it available to the entire industry as a critical step in delivering on the full promise of SystemVerilog."
Distributed under the standard open-source Apache 2.0 license, the OVM source code, documentation and use examples may be downloaded free of charge from www.ovmworld.org. The OVM Web site is the central point of access for the OVM source code, providing information about partners, events, seminars, training, how-to instructions and future plans.
The OVM, based on IEEE Std. 1800-2005 SystemVerilog standard, is the first open, language interoperable, SystemVerilog verification methodology in the industry. The OVM provides a methodology and accompanying library that allow users to create modular, reusable verification environments in which components communicate with each other via standard transaction-level modeling interfaces. It also enables intra- and inter-company reuse through a common methodology and classes for virtual sequences and block-to-system reuse, and full integration with other languages commonly used in production flows.
As a joint development initiative between Mentor Graphics and Cadence Design Systems, the OVM is supported on multiple verification platforms ideally suited to both novice and expert verification engineers.
The OVM includes the foundation-level utilities necessary for building advanced object-oriented, coverage-driven verification environments and reusable verification IP (VIP) in SystemVerilog. The OVM reduces the complexity of adopting SystemVerilog by embedding verification practices into its methodology and library, and significantly shortens the time to create verification environments. It easily integrates plug-and-play VIP and ensures code portability and reuse.
"The OVM represents a major step forward in protecting our customers' investment in verification flows and reusable VIP," said Robert Hum, VP and general manager of Mentor's verification and test business unit. "After extensive customer interaction, we believe OVM will definitely accelerate the move to SystemVerilog, and provide significant competitive advantage to design and verification teams around the world."
"We have discussed OVM with more than a thousand engineers at customer sites and have worked with more than a dozen customers and partners during the beta period," said Ziv Binyamini, corporate VP, product and technologies organization at Cadence. "The level of interest in OVM is overwhelming, so we are pleased to be able to make it available to the entire industry as a critical step in delivering on the full promise of SystemVerilog."
IT自救術－x86處理器的結構
文/嚴立群 (記者) 2008-01-10
既然是要研究處理器的「原理」，所以我們得找個「簡單的」來開刀。就類似可憐的青蛙總是要在生物課被解剖一樣，你總不好一開始就解剖大野狼吧！
要了解個人電腦的運作原理，我們決定先研究處理器的原理。而為了研究處理器的原理，我們挑選了所謂的「Intel x86」處理器作為研究的對象。
為何不挑別種處理器？x86處理器是個好的研究對象嗎？
從「幾乎人手一臺」這個角度看，x86是個很讚的研究對象。
有人會說，「x86的架構不夠優雅」、「x86就像是用膠水、剪刀等工具去拼貼出來的怪物」、「x86的概念很落後」、「x86有很多歷史的包袱」。老實說，他們說的都對。
但是，so what？
又沒人要你跟它結婚？我們只是研究一門學問而已。x86處理器雖然不夠完美，可看在它可是目前地球上數量最多的處理器的份上，就用它來當作研究的對象，實在很方便。所以，關於「美學」和「神學」的部份，暫時就不要理會了。
x86的「由來」
處理器早期並不是一顆晶片。早期的電腦，CPU是由一大堆晶片組成，專司「運算」的功能。一大堆晶片，占用很大的空間，真空管閃爍著奇異的光芒並發出高熱，計算的結果用燈號顯示。不過，這種畫面我只看過照片，沒有親眼見過，也許某些紀錄片上出現過吧！
直接跳到近代，Intel製造了所謂的「微處理器」。Intel在處理器市場算是先驅，第一個產品稱為4004，後來又陸續推出了8008、8080、 8086、8088……。不過，真正讓Intel大紅大紫的產品，當然是首先被IBM選用，拿去製造IBM PC的「8088」。
Intel在8088之後，陸續推出了很多後繼產品，像是80186/188、80286、80386和80486。這些產品（除了 80186/188以外）都大量使用在IBM 相容PC電腦上。由於太受歡迎了，因此有許多公司就開始了「仿製」的工程。幾個比較有名的，包括了NEC（V20、V30）、AMD（AMD的286、 386和Am486等等）、Cyrix……。臺灣的聯電也做過，不過很快就收掉了這個事業（原因很難說，但是很快就收得一絲痕跡都不留）。
使用編號來命名晶片，是電子業的慣例。電子產品使用各家的晶片組裝，而相同（或是類似）編號的晶片會有幾乎一模一樣的性能，也就成為眾所周知的事情。所以，大家仿製Intel的處理器，也會刻意（如果膽子夠大）使用x86的編號。但這對Intel來說，可不是件令他們開心的事情。不幸的是，由於編號不能註冊，Intel也無法主張他們有80x86的商標使用權。因此，80486系列處理器之後，Intel幫處理器改名為Pentium，沿用至最近。目前Pentium處理器已經陸續被更高階的「Core」系列所取代，但Pentium名稱仍在中、低階產品中繼續使用。
不過，由於80x86這名稱被使用得太廣泛，因此，這系列處理器就被廣泛的稱為x86處理器。相關的產品（作業系統、編譯程式……）也都會冠上x86字眼。舉例來說，Windows Vista其中一個就是「x86版本」。
處理器的「名稱」和「相容」間的關係
多年以前，當Intel把當時他們最新推出的處理器命名為Pentium，並註冊為商標之後，其他廠商就不「方便」再抄了。有一種方法是：那使用原本應該用的「586」當處理器名字（反正你Intel不用，那我用）。另外的方式則是：我也取個自己的名字，但是設法讓大家知道，我的處理器和 Intel相容。
當年市場上的兩個主要x86相容處理器製造廠商，一個是Cyrix，它就曾經推出過所謂的Cyrix 5x86和6x86處理器；另一個就是現在還頗知名的AMD，它當年則推出過所謂的5K86。你可以說，因為競爭激烈，廠商無所不用其極地想玩出自己的一片天。
這時，我們可以給各位一個很重要的概念，稱為處理器的「相容」。
處理器只是個晶片，接收電子訊號，然後傳出電子訊號。這些電子訊號通常有代表意義，送進來的是程式和資料，傳出去的是運算結果。Intel設計出一個處理器，能夠做訊號的處理（也就是接受「輸入」並提供「輸出」）；你如果能做出一個處理器，能夠達到和模仿對象一樣的輸入／輸出結果，那就是「相容」。
請各位先複習一下上期講的，構成處理器的兩個元素，一個是「暫存器」，一個是「指令」。然後，請各位再看看這期的程式範例，一樣的印字程式。
通常，處理器有它的暫存器和專屬的指令，程式得使用該處理器專屬的暫存器結構和指令，才能正常運作。以印字程式為例，「MOV AH, 02」這行程式碼，執行時會變成「電子訊號」送到處理器裡面。「相容處理器」有什麼特色？很簡單，它們只要能處理一樣的程式碼，能夠輸入相同的電子訊號並得到一樣的程式碼執行效果，那就是「相容」。
不過，硬體是個很複雜的東西，老實說要做到「100%相容」真不是件容易的事。只不過利之所趨，還是有人有辦法可以做出相容處理器，並且執行各種程式，真是很厲害。
x86與x64的簡單說明
當然，在競爭者環伺的情況下，Intel只有設法不斷推出更新、更快、更好的產品以設法擊敗競爭者。所以早期的處理器有所謂的16位元處理器，像是8086/8088和80286。
所謂16位元，這「位元」指的是暫存器的寬度（一般說法是如此）。暫存器是「暫存資料，供處理器用在運算用途的空間」，因此它的寬度（空間大小），會影響資料處理的速度和精密程度。一般而言，16位元處理器的暫存器寬度，實在是太小了，因此在80386推出時，Intel使用的是32位元暫存器架構，整個指令集也因此大幅翻新。
這個架構，到現在仍是所有x86處理器和應用程式使用的主要架構，可說是夠偉大囉！
所以，目前只要提到x86架構，大多是指這個32位元的Intel處理器架構，Intel自己則是使用「IA-32」這樣的名稱。
AMD為了要贏過Intel，並提供自己的處理器一個更優的特點，在幾年前則推出了所謂的64位元架構，使用在自己的AMD Athlon處理器上。只是後來Intel處理器也全面支援這個架構，並使用自己的「IA-64」或是「EM64T」的名稱。目前新出世的處理器，大多支援此架構了。而Microsoft最新推出的Windows Vista，也因此有所謂的Vista x86和Vista x64兩個版本。簡而言之，「x86」就是32位元架構，而「x64」則是指64位元架構。這樣的說法不算精確，乃是「約定俗成」，但是一般都是如此稱呼，各位知道一下並無壞處。
此外就是，x86處理器升級到64位元之後，通常在設計上就是「雙模」，既可以跑32位元程式，也可以跑64位元程式。不過，這都得在64位元作業系統下才能發揮。這部份的課題稍微複雜，我現在僅簡單跟各位宣布：目前64位元的應用程式主要都是「專業的繪圖、數學軟體」，一般應用軟體就很少了。
那有沒有128位元處理器？
我聽過一個說法，64位元處理器就夠地球人移民到織女星了，所以128位元處理器應該是不用想太多。
x86暫存器架構
當你在命令列使用DEBUG，無論你的處理器是Pentium III、Pentium 4還是Core/Core 2 Duo，這時它的行為都會像是個8086。
太好了，因為這樣夠單純，所以我們來看看8086的暫存器架構。
再次強調，所謂的「暫存器」就是可以「暫時地記住數字」，方便處理器進行演算用的空間而已，「暫存一下數字」就對了。早期的處理器暫存器數量很小，寬度也不寬。8086已經算是先進的產品！有十四個主要的暫存器，並有六種不同的種類：
一般用途暫存器
8086共有四個General Purpose Register，稱為AX、BX、CX、DX。不過，ABCD可不是因為「它們是英文的前面四個字母」而已，A可以視為是「Accumulator」，累積器（就是最一般、最常用的用途的意思）；B可視為是「Base」，基底的意思（基底是什麼意思？先別管好了）；C通常用來當作「Counter」，計數器；D通常表示「Data General」，「一般存放資料用途」的意思。
一般用途暫存器雖然是「可以萬用」，但實際上不是每個都可以的，像是CX，大多就真的用來做計數器，並不會隨便亂用之，所以8086的一般用途暫存器其實很少的。
節區暫存器
執行程式時，x86的設計是讓程式碼中分區存放程式、資料等等，其中的管理會依靠所謂的「Segment Register」。8086共有CS、DS、SS和ES等四個節區暫存器。
堆疊暫存器
SP和BP是Stack Pointer暫存器，通常是用在「程式碼堆疊的控制」上頭。
喔，堆疊是啥？呵呵，也一樣，先別管吧！等你寫程式時，用到了才能比較理解。
索引暫存器
SI和DI是所謂的Index暫存器，可以用來當作像是大量記憶空間（程式裡面的陣列）中，像是A[1]、A[2]的索引指示用。
旗標暫存器
Flag Register主要是記錄程式執行的一些「狀態」，很像是「信號機」。利用這些旗標狀態的變化，程式設計師才得以控制程式的流程。
程式計數器
IP（Instruction Pointer）主要就是記錄程式碼目前執行位址的暫存器。
本期結語：只能從實踐中漸漸了解
其實，從「文字說明」中，各位很難了解處理器運作的原理。你得從程式的「實作」中，才能真正了解到底暫存器是怎麼一回事？堆疊、指標又是怎麼運用？老實說，無論是文書處理還是該死的病毒，都是用這些程式原理去撰寫的，不了解之，你就無法了解電腦的運作原理了。
下期我想先從DEBUG的教學，來教各位認識x86處理器的簡單架構。
既然是要研究處理器的「原理」，所以我們得找個「簡單的」來開刀。就類似可憐的青蛙總是要在生物課被解剖一樣，你總不好一開始就解剖大野狼吧！
要了解個人電腦的運作原理，我們決定先研究處理器的原理。而為了研究處理器的原理，我們挑選了所謂的「Intel x86」處理器作為研究的對象。
為何不挑別種處理器？x86處理器是個好的研究對象嗎？
從「幾乎人手一臺」這個角度看，x86是個很讚的研究對象。
有人會說，「x86的架構不夠優雅」、「x86就像是用膠水、剪刀等工具去拼貼出來的怪物」、「x86的概念很落後」、「x86有很多歷史的包袱」。老實說，他們說的都對。
但是，so what？
又沒人要你跟它結婚？我們只是研究一門學問而已。x86處理器雖然不夠完美，可看在它可是目前地球上數量最多的處理器的份上，就用它來當作研究的對象，實在很方便。所以，關於「美學」和「神學」的部份，暫時就不要理會了。
x86的「由來」
處理器早期並不是一顆晶片。早期的電腦，CPU是由一大堆晶片組成，專司「運算」的功能。一大堆晶片，占用很大的空間，真空管閃爍著奇異的光芒並發出高熱，計算的結果用燈號顯示。不過，這種畫面我只看過照片，沒有親眼見過，也許某些紀錄片上出現過吧！
直接跳到近代，Intel製造了所謂的「微處理器」。Intel在處理器市場算是先驅，第一個產品稱為4004，後來又陸續推出了8008、8080、 8086、8088……。不過，真正讓Intel大紅大紫的產品，當然是首先被IBM選用，拿去製造IBM PC的「8088」。
Intel在8088之後，陸續推出了很多後繼產品，像是80186/188、80286、80386和80486。這些產品（除了 80186/188以外）都大量使用在IBM 相容PC電腦上。由於太受歡迎了，因此有許多公司就開始了「仿製」的工程。幾個比較有名的，包括了NEC（V20、V30）、AMD（AMD的286、 386和Am486等等）、Cyrix……。臺灣的聯電也做過，不過很快就收掉了這個事業（原因很難說，但是很快就收得一絲痕跡都不留）。
使用編號來命名晶片，是電子業的慣例。電子產品使用各家的晶片組裝，而相同（或是類似）編號的晶片會有幾乎一模一樣的性能，也就成為眾所周知的事情。所以，大家仿製Intel的處理器，也會刻意（如果膽子夠大）使用x86的編號。但這對Intel來說，可不是件令他們開心的事情。不幸的是，由於編號不能註冊，Intel也無法主張他們有80x86的商標使用權。因此，80486系列處理器之後，Intel幫處理器改名為Pentium，沿用至最近。目前Pentium處理器已經陸續被更高階的「Core」系列所取代，但Pentium名稱仍在中、低階產品中繼續使用。
不過，由於80x86這名稱被使用得太廣泛，因此，這系列處理器就被廣泛的稱為x86處理器。相關的產品（作業系統、編譯程式……）也都會冠上x86字眼。舉例來說，Windows Vista其中一個就是「x86版本」。
處理器的「名稱」和「相容」間的關係
多年以前，當Intel把當時他們最新推出的處理器命名為Pentium，並註冊為商標之後，其他廠商就不「方便」再抄了。有一種方法是：那使用原本應該用的「586」當處理器名字（反正你Intel不用，那我用）。另外的方式則是：我也取個自己的名字，但是設法讓大家知道，我的處理器和 Intel相容。
當年市場上的兩個主要x86相容處理器製造廠商，一個是Cyrix，它就曾經推出過所謂的Cyrix 5x86和6x86處理器；另一個就是現在還頗知名的AMD，它當年則推出過所謂的5K86。你可以說，因為競爭激烈，廠商無所不用其極地想玩出自己的一片天。
這時，我們可以給各位一個很重要的概念，稱為處理器的「相容」。
處理器只是個晶片，接收電子訊號，然後傳出電子訊號。這些電子訊號通常有代表意義，送進來的是程式和資料，傳出去的是運算結果。Intel設計出一個處理器，能夠做訊號的處理（也就是接受「輸入」並提供「輸出」）；你如果能做出一個處理器，能夠達到和模仿對象一樣的輸入／輸出結果，那就是「相容」。
請各位先複習一下上期講的，構成處理器的兩個元素，一個是「暫存器」，一個是「指令」。然後，請各位再看看這期的程式範例，一樣的印字程式。
通常，處理器有它的暫存器和專屬的指令，程式得使用該處理器專屬的暫存器結構和指令，才能正常運作。以印字程式為例，「MOV AH, 02」這行程式碼，執行時會變成「電子訊號」送到處理器裡面。「相容處理器」有什麼特色？很簡單，它們只要能處理一樣的程式碼，能夠輸入相同的電子訊號並得到一樣的程式碼執行效果，那就是「相容」。
不過，硬體是個很複雜的東西，老實說要做到「100%相容」真不是件容易的事。只不過利之所趨，還是有人有辦法可以做出相容處理器，並且執行各種程式，真是很厲害。
x86與x64的簡單說明
當然，在競爭者環伺的情況下，Intel只有設法不斷推出更新、更快、更好的產品以設法擊敗競爭者。所以早期的處理器有所謂的16位元處理器，像是8086/8088和80286。
所謂16位元，這「位元」指的是暫存器的寬度（一般說法是如此）。暫存器是「暫存資料，供處理器用在運算用途的空間」，因此它的寬度（空間大小），會影響資料處理的速度和精密程度。一般而言，16位元處理器的暫存器寬度，實在是太小了，因此在80386推出時，Intel使用的是32位元暫存器架構，整個指令集也因此大幅翻新。
這個架構，到現在仍是所有x86處理器和應用程式使用的主要架構，可說是夠偉大囉！
所以，目前只要提到x86架構，大多是指這個32位元的Intel處理器架構，Intel自己則是使用「IA-32」這樣的名稱。
AMD為了要贏過Intel，並提供自己的處理器一個更優的特點，在幾年前則推出了所謂的64位元架構，使用在自己的AMD Athlon處理器上。只是後來Intel處理器也全面支援這個架構，並使用自己的「IA-64」或是「EM64T」的名稱。目前新出世的處理器，大多支援此架構了。而Microsoft最新推出的Windows Vista，也因此有所謂的Vista x86和Vista x64兩個版本。簡而言之，「x86」就是32位元架構，而「x64」則是指64位元架構。這樣的說法不算精確，乃是「約定俗成」，但是一般都是如此稱呼，各位知道一下並無壞處。
此外就是，x86處理器升級到64位元之後，通常在設計上就是「雙模」，既可以跑32位元程式，也可以跑64位元程式。不過，這都得在64位元作業系統下才能發揮。這部份的課題稍微複雜，我現在僅簡單跟各位宣布：目前64位元的應用程式主要都是「專業的繪圖、數學軟體」，一般應用軟體就很少了。
那有沒有128位元處理器？
我聽過一個說法，64位元處理器就夠地球人移民到織女星了，所以128位元處理器應該是不用想太多。
x86暫存器架構
當你在命令列使用DEBUG，無論你的處理器是Pentium III、Pentium 4還是Core/Core 2 Duo，這時它的行為都會像是個8086。
太好了，因為這樣夠單純，所以我們來看看8086的暫存器架構。
再次強調，所謂的「暫存器」就是可以「暫時地記住數字」，方便處理器進行演算用的空間而已，「暫存一下數字」就對了。早期的處理器暫存器數量很小，寬度也不寬。8086已經算是先進的產品！有十四個主要的暫存器，並有六種不同的種類：
一般用途暫存器
8086共有四個General Purpose Register，稱為AX、BX、CX、DX。不過，ABCD可不是因為「它們是英文的前面四個字母」而已，A可以視為是「Accumulator」，累積器（就是最一般、最常用的用途的意思）；B可視為是「Base」，基底的意思（基底是什麼意思？先別管好了）；C通常用來當作「Counter」，計數器；D通常表示「Data General」，「一般存放資料用途」的意思。
一般用途暫存器雖然是「可以萬用」，但實際上不是每個都可以的，像是CX，大多就真的用來做計數器，並不會隨便亂用之，所以8086的一般用途暫存器其實很少的。
節區暫存器
執行程式時，x86的設計是讓程式碼中分區存放程式、資料等等，其中的管理會依靠所謂的「Segment Register」。8086共有CS、DS、SS和ES等四個節區暫存器。
堆疊暫存器
SP和BP是Stack Pointer暫存器，通常是用在「程式碼堆疊的控制」上頭。
喔，堆疊是啥？呵呵，也一樣，先別管吧！等你寫程式時，用到了才能比較理解。
索引暫存器
SI和DI是所謂的Index暫存器，可以用來當作像是大量記憶空間（程式裡面的陣列）中，像是A[1]、A[2]的索引指示用。
旗標暫存器
Flag Register主要是記錄程式執行的一些「狀態」，很像是「信號機」。利用這些旗標狀態的變化，程式設計師才得以控制程式的流程。
程式計數器
IP（Instruction Pointer）主要就是記錄程式碼目前執行位址的暫存器。
本期結語：只能從實踐中漸漸了解
其實，從「文字說明」中，各位很難了解處理器運作的原理。你得從程式的「實作」中，才能真正了解到底暫存器是怎麼一回事？堆疊、指標又是怎麼運用？老實說，無論是文書處理還是該死的病毒，都是用這些程式原理去撰寫的，不了解之，你就無法了解電腦的運作原理了。
下期我想先從DEBUG的教學，來教各位認識x86處理器的簡單架構。
訂閱：
文章 (Atom)